1/*
2 * Copyright (c) 2024 Ambiq <www.ambiq.com>
3 *
4 * SPDX-License-Identifier: Apache-2.0
5 */
6
7/ {
8	ambiq_header: connector {
9		compatible = "ambiq-header";
10		#gpio-cells = <2>;
11		gpio-map-mask = <0xffffffff 0xffffff80>;
12		gpio-map-pass-thru = <0 0x7f>;
13		gpio-map = <0 0 &gpio0_31 0 0>, /* IOS_SPI_SCK, IOS_I2C_SCL */
14			<1 0 &gpio0_31 1 0>, /* IOS_SPI_MOSI, IOS_I2C_SDA */
15			<2 0 &gpio0_31 2 0>, /* IOS_SPI_MISO */
16			<3 0 &gpio0_31 3 0>, /* IOS_CE */
17			<4 0 &gpio0_31 4 0>, /* IOS_INT */
18			<5 0 &gpio0_31 5 0>, /* IOM0_SPI_SCK, IOM0_I2C_SCL */
19			<6 0 &gpio0_31 6 0>, /* IOM0_SPI_MISO, IOM0_I2C_SDA */
20			<7 0 &gpio0_31 7 0>, /* IOM0_SPI_MOSI */
21			<8 0 &gpio0_31 8 0>, /* IOM1_SPI_SCK, IOM1_I2C_SCL */
22			<9 0 &gpio0_31 9 0>, /* IOM1_SPI_MISO, IOM1_I2C_SDA */
23			<10 0 &gpio0_31 10 0>, /* LED0, IOM1_SPI_MOSI */
24			<11 0 &gpio0_31 11 0>, /* DISP_RESET */
25			<12 0 &gpio0_31 12 0>, /* MSPI0_CE0 */
26			<13 0 &gpio0_31 13 0>, /* IOM0_CS */
27			<14 0 &gpio0_31 14 0>, /* LED3 */
28			<15 0 &gpio0_31 15 0>, /* LED2 */
29			<16 0 &gpio0_31 16 0>, /* BUTTON0 */
30			<17 0 &gpio0_31 17 0>, /* LED4 */
31			<18 0 &gpio0_31 18 0>, /* BUTTON1 */
32			<19 0 &gpio0_31 19 0>, /* BUTTON2 */
33			<20 0 &gpio0_31 20 0>, /* SWDCK */
34			<21 0 &gpio0_31 21 0>, /* SWDIO */
35			<22 0 &gpio0_31 22 0>, /* MSPI0_D0, UART0_TX */
36			<23 0 &gpio0_31 23 0>, /* MSPI0_D3, UART0_RX */
37			<24 0 &gpio0_31 24 0>, /* MSPI0_SCK */
38			<25 0 &gpio0_31 25 0>, /* IOM2_MISO_SCK, IOM2_I2C_SDA */
39			<26 0 &gpio0_31 26 0>, /* MSPI0_D1 */
40			<27 0 &gpio0_31 27 0>, /* IOM2_SPI_SCK, IOM2_I2C_SCL*/
41			<28 0 &gpio0_31 28 0>, /* MSPI0_CE0 */
42			<29 0 &gpio0_31 29 0>, /* IOM3_CS */
43			<30 0 &gpio0_31 30 0>, /* LED1 */
44			<31 0 &gpio0_31 31 0>, /* DISP_3V3_EN */
45			<32 0 &gpio32_63 0 0>, /* BLEIF_MOSI */
46			<33 0 &gpio32_63 1 0>, /* BLEIF_CSN */
47			<34 0 &gpio32_63 2 0>, /* IOM1_CS */
48			<35 0 &gpio32_63 3 0>, /* BLEIF_STATUS */
49			<36 0 &gpio32_63 4 0>, /* PDM_DATA */
50			<37 0 &gpio32_63 5 0>, /* PDM_CLK */
51			<38 0 &gpio32_63 6 0>, /* DISP_TE */
52			<39 0 &gpio32_63 7 0>, /* DISP_PWR_EN */
53			<40 0 &gpio32_63 8 0>, /* IOM4_SPI_MISO, IOM4_I2C_SDA */
54			<41 0 &gpio32_63 9 0>, /* SWO */
55			<42 0 &gpio32_63 10 0>, /* IOM3_I2C_SCL  */
56			<43 0 &gpio32_63 11 0>, /* IOM3_I2C_SDA */
57			<44 0 &gpio32_63 12 0>, /* IOM4_SPI_MOSI */
58			<45 0 &gpio32_63 13 0>, /* DISP_2V8_EN */
59			<46 0 &gpio32_63 14 0>, /* ACC_INT */
60			<47 0 &gpio32_63 15 0>, /* IOM5_SPI_MOSI */
61			<48 0 &gpio32_63 16 0>, /* IOM5_I2C_SCL */
62			<49 0 &gpio32_63 17 0>, /* IOM5_I2C_SDA */
63			<50 0 &gpio32_63 18 0>, /* MSPI1_CE0 */
64			<51 0 &gpio32_63 19 0>, /* MSPI1_D0 */
65			<52 0 &gpio32_63 20 0>, /* MSPI1_D1 */
66			<53 0 &gpio32_63 21 0>, /* MSPI1_D2 */
67			<54 0 &gpio32_63 22 0>, /* MSPI1_D3 */
68			<55 0 &gpio32_63 23 0>, /* MSPI1_D4 */
69			<56 0 &gpio32_63 24 0>, /* MSPI1_D5 */
70			<57 0 &gpio32_63 25 0>, /* MSPI1_D6 */
71			<58 0 &gpio32_63 26 0>, /* MSPI1_D7 */
72			<59 0 &gpio32_63 27 0>, /* MSPI1_SCK */
73			<60 0 &gpio32_63 28 0>, /* MSPI1_DMDQS */
74			<61 0 &gpio32_63 29 0>, /* MSPI2_CE1 */
75			<62 0 &gpio32_63 30 0>, /* MSPI1_CE1 */
76			<63 0 &gpio32_63 31 0>, /* MSPI2_CE0 */
77			<64 0 &gpio64_95 0 0>, /* MSPI2_D0 */
78			<65 0 &gpio64_95 1 0>, /* MSPI2_D1 */
79			<66 0 &gpio64_95 2 0>, /* MSPI2_D2 */
80			<67 0 &gpio64_95 3 0>, /* MSPI2_D3 */
81			<68 0 &gpio64_95 4 0>, /* MSPI0_SCK */
82			<69 0 &gpio64_95 5 0>, /* MSPI1_CE0 */
83			<70 0 &gpio64_95 6 0>, /* See am_hal_pins.h file for further info */
84			<71 0 &gpio64_95 7 0>, /* See am_hal_pins.h file for further info */
85			<72 0 &gpio64_95 8 0>, /* See am_hal_pins.h file for further info */
86			<73 0 &gpio64_95 9 0>, /* See am_hal_pins.h file for further info */
87			<74 0 &gpio64_95 10 0>; /* See am_hal_pins.h file for further info */
88	};
89};
90
91ambiq_spi0: &spi0 {};
92ambiq_i2c3: &i2c3 {};
93