1 /*
2 * Copyright (c) 2022 Cypress Semiconductor Corporation (an Infineon company) or
3 * an affiliate of Cypress Semiconductor Corporation
4 *
5 * SPDX-License-Identifier: Apache-2.0
6 */
7
8 /**
9 * @brief Pin control driver for Infineon CAT1 MCU family.
10 */
11
12 #include <zephyr/drivers/pinctrl.h>
13 #include <cy_gpio.h>
14
15 #define GPIO_PORT_OR_NULL(node_id) \
16 COND_CODE_1(DT_NODE_EXISTS(node_id), ((GPIO_PRT_Type *)DT_REG_ADDR(node_id)), (NULL))
17
18 /* @brief Array containing pointers to each GPIO port.
19 *
20 * Entries will be NULL if the GPIO port is not enabled.
21 */
22 static GPIO_PRT_Type *const gpio_ports[] = {
23 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt0)),
24 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt1)),
25 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt2)),
26 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt3)),
27 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt4)),
28 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt5)),
29 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt6)),
30 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt7)),
31 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt8)),
32 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt9)),
33 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt10)),
34 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt11)),
35 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt12)),
36 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt13)),
37 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt14))
38 };
39
40 /* @brief This function returns gpio drive mode, according to.
41 * bias and drive mode params defined in pinctrl node.
42 *
43 * @param flags - bias and drive mode flags from pinctrl node.
44 */
soc_gpio_get_drv_mode(uint32_t flags)45 static uint32_t soc_gpio_get_drv_mode(uint32_t flags)
46 {
47 uint32_t drv_mode = CY_GPIO_DM_ANALOG;
48 uint32_t _flags;
49
50 _flags = ((flags & SOC_GPIO_FLAGS_MASK) >> SOC_GPIO_FLAGS_POS);
51
52 if (_flags & SOC_GPIO_OPENDRAIN) {
53 /* drive_open_drain */
54 drv_mode = (_flags & SOC_GPIO_INPUTENABLE) ? CY_GPIO_DM_OD_DRIVESLOW
55 : CY_GPIO_DM_OD_DRIVESLOW_IN_OFF;
56
57 } else if (_flags & SOC_GPIO_OPENSOURCE) {
58 /* drive_open_source */
59 drv_mode = (_flags & SOC_GPIO_INPUTENABLE) ? CY_GPIO_DM_OD_DRIVESHIGH
60 : CY_GPIO_DM_OD_DRIVESHIGH_IN_OFF;
61
62 } else if (_flags & SOC_GPIO_PUSHPULL) {
63 /* drive_push_pull */
64 drv_mode = (_flags & SOC_GPIO_INPUTENABLE) ? CY_GPIO_DM_STRONG
65 : CY_GPIO_DM_STRONG_IN_OFF;
66
67 } else if ((_flags & SOC_GPIO_PULLUP) && (_flags & SOC_GPIO_PULLDOWN)) {
68 /* bias_pull_up and bias_pull_down */
69 drv_mode = (_flags & SOC_GPIO_INPUTENABLE) ? CY_GPIO_DM_PULLUP_DOWN
70 : CY_GPIO_DM_PULLUP_DOWN_IN_OFF;
71
72 } else if (_flags & SOC_GPIO_PULLUP) {
73 /* bias_pull_up */
74 drv_mode = (_flags & SOC_GPIO_INPUTENABLE) ? CY_GPIO_DM_PULLUP
75 : CY_GPIO_DM_PULLUP_IN_OFF;
76
77 } else if (_flags & SOC_GPIO_PULLDOWN) {
78 /* bias_pull_down */
79 drv_mode = (_flags & SOC_GPIO_INPUTENABLE) ? CY_GPIO_DM_PULLDOWN
80 : CY_GPIO_DM_PULLDOWN_IN_OFF;
81 } else if ((_flags & SOC_GPIO_HIGHZ) | (_flags & SOC_GPIO_INPUTENABLE)) {
82 /* bias_pull_down */
83 drv_mode = CY_GPIO_DM_HIGHZ;
84 } else {
85 /* nothing do here */
86 }
87
88 return drv_mode;
89 }
90
pinctrl_configure_pins(const pinctrl_soc_pin_t * pins,uint8_t pin_cnt,uintptr_t reg)91 int pinctrl_configure_pins(const pinctrl_soc_pin_t *pins, uint8_t pin_cnt, uintptr_t reg)
92 {
93 ARG_UNUSED(reg);
94
95 for (uint8_t i = 0U; i < pin_cnt; i++) {
96 uint32_t drv_mode = soc_gpio_get_drv_mode(pins[i].pincfg);
97 uint32_t hsiom = CAT1_PINMUX_GET_HSIOM_FUNC(pins[i].pinmux);
98 uint32_t port_num = CAT1_PINMUX_GET_PORT_NUM(pins[i].pinmux);
99 uint32_t pin_num = CAT1_PINMUX_GET_PIN_NUM(pins[i].pinmux);
100
101 /* Initialize pin */
102 Cy_GPIO_Pin_FastInit(gpio_ports[port_num], pin_num, drv_mode, 1, hsiom);
103
104 /* Force output to enable pulls */
105 switch (drv_mode) {
106 case CY_GPIO_DM_PULLUP:
107 Cy_GPIO_Write(gpio_ports[port_num], pin_num, 1);
108 break;
109 case CY_GPIO_DM_PULLDOWN:
110 Cy_GPIO_Write(gpio_ports[port_num], pin_num, 0);
111 break;
112 default:
113 /* do nothing */
114 break;
115 }
116 }
117
118 return 0;
119 }
120
