1/* 2 * Copyright (c) 2022 Antmicro <www.antmicro.com> 3 * 4 * SPDX-License-Identifier: Apache-2.0 5 */ 6 7#include <zephyr/dt-bindings/pinctrl/sifive-pinctrl.h> 8 9&pinctrl { 10 /* UART0 */ 11 uart0_rx_default: uart0_rx_default { 12 pinmux = <16 SIFIVE_PINMUX_IOF0>; 13 }; 14 uart0_tx_default: uart0_tx_default { 15 pinmux = <17 SIFIVE_PINMUX_IOF0>; 16 }; 17 18 /* SPI1 */ 19 spi1_cs0_default: spi1_cs0_default { 20 pinmux = <2 SIFIVE_PINMUX_IOF0>; 21 }; 22 spi1_mosi_default: spi1_mosi_default { 23 pinmux = <3 SIFIVE_PINMUX_IOF0>; 24 }; 25 spi1_miso_default: spi1_miso_default { 26 pinmux = <4 SIFIVE_PINMUX_IOF0>; 27 }; 28 spi1_sck_default: spi1_sck_default { 29 pinmux = <5 SIFIVE_PINMUX_IOF0>; 30 }; 31 spi1_cs2_default: spi1_cs2_default { 32 pinmux = <9 SIFIVE_PINMUX_IOF0>; 33 }; 34 spi1_cs3_default: spi1_cs3_default { 35 pinmux = <10 SIFIVE_PINMUX_IOF0>; 36 }; 37 38 /* PWM0 */ 39 pwm0_0_default: pwm0_0_default { 40 pinmux = <0 SIFIVE_PINMUX_IOF1>; 41 }; 42 pwm0_1_default: pwm0_1_default { 43 pinmux = <1 SIFIVE_PINMUX_IOF1>; 44 }; 45 pwm0_2_default: pwm0_2_default { 46 pinmux = <2 SIFIVE_PINMUX_IOF1>; 47 }; 48 pwm0_3_default: pwm0_3_default { 49 pinmux = <3 SIFIVE_PINMUX_IOF1>; 50 }; 51 52 /* PWM1 */ 53 pwm1_0_default: pwm1_0_default { 54 pinmux = <20 SIFIVE_PINMUX_IOF1>; 55 }; 56 pwm1_1_default: pwm1_1_default { 57 pinmux = <19 SIFIVE_PINMUX_IOF1>; 58 }; 59 pwm1_2_default: pwm1_2_default { 60 pinmux = <21 SIFIVE_PINMUX_IOF1>; 61 }; 62 pwm1_3_default: pwm1_3_default { 63 pinmux = <22 SIFIVE_PINMUX_IOF1>; 64 }; 65 66 /* PWM2 */ 67 pwm2_0_default: pwm2_0_default { 68 pinmux = <10 SIFIVE_PINMUX_IOF1>; 69 }; 70 pwm2_1_default: pwm2_1_default { 71 pinmux = <11 SIFIVE_PINMUX_IOF1>; 72 }; 73 pwm2_2_default: pwm2_2_default { 74 pinmux = <12 SIFIVE_PINMUX_IOF1>; 75 }; 76 pwm2_3_default: pwm2_3_default { 77 pinmux = <13 SIFIVE_PINMUX_IOF1>; 78 }; 79 80 /* I2C0 */ 81 i2c0_0_default: i2c0_0_default { 82 pinmux = <12 SIFIVE_PINMUX_IOF0>; 83 }; 84 i2c0_1_default: i2c0_1_default { 85 pinmux = <13 SIFIVE_PINMUX_IOF0>; 86 }; 87}; 88