1 /*
2 * Copyright (c) 2022 Cypress Semiconductor Corporation (an Infineon company) or
3 * an affiliate of Cypress Semiconductor Corporation
4 *
5 * SPDX-License-Identifier: Apache-2.0
6 */
7
8 /**
9 * @brief Pin control driver for Infineon CAT1 MCU family.
10 */
11
12 #include <zephyr/drivers/pinctrl.h>
13 #include <cyhal_gpio.h>
14 #include <cy_gpio.h>
15
16 #define GPIO_PORT_OR_NULL(node_id) \
17 COND_CODE_1(DT_NODE_EXISTS(node_id), ((GPIO_PRT_Type *)DT_REG_ADDR(node_id)), (NULL))
18
19 /* @brief Array containing pointers to each GPIO port.
20 *
21 * Entries will be NULL if the GPIO port is not enabled.
22 */
23 static GPIO_PRT_Type *const gpio_ports[] = {
24 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt0)),
25 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt1)),
26 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt2)),
27 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt3)),
28 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt4)),
29 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt5)),
30 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt6)),
31 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt7)),
32 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt8)),
33 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt9)),
34 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt10)),
35 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt11)),
36 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt12)),
37 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt13)),
38 GPIO_PORT_OR_NULL(DT_NODELABEL(gpio_prt14))
39 };
40
41 /* @brief This function returns gpio drive mode, according to.
42 * bias and drive mode params defined in pinctrl node.
43 *
44 * @param flags - bias and drive mode flags from pinctrl node.
45 */
soc_gpio_get_drv_mode(uint32_t flags)46 static uint32_t soc_gpio_get_drv_mode(uint32_t flags)
47 {
48 uint32_t drv_mode = CY_GPIO_DM_ANALOG;
49 uint32_t _flags;
50
51 _flags = ((flags & SOC_GPIO_FLAGS_MASK) >> SOC_GPIO_FLAGS_POS);
52
53 if (_flags & SOC_GPIO_OPENDRAIN) {
54 /* drive_open_drain */
55 drv_mode = (_flags & SOC_GPIO_INPUTENABLE) ? CY_GPIO_DM_OD_DRIVESLOW
56 : CY_GPIO_DM_OD_DRIVESLOW_IN_OFF;
57
58 } else if (_flags & SOC_GPIO_OPENSOURCE) {
59 /* drive_open_source */
60 drv_mode = (_flags & SOC_GPIO_INPUTENABLE) ? CY_GPIO_DM_OD_DRIVESHIGH
61 : CY_GPIO_DM_OD_DRIVESHIGH_IN_OFF;
62
63 } else if (_flags & SOC_GPIO_PUSHPULL) {
64 /* drive_push_pull */
65 drv_mode = (_flags & SOC_GPIO_INPUTENABLE) ? CY_GPIO_DM_STRONG
66 : CY_GPIO_DM_STRONG_IN_OFF;
67
68 } else if ((_flags & SOC_GPIO_PULLUP) && (_flags & SOC_GPIO_PULLDOWN)) {
69 /* bias_pull_up and bias_pull_down */
70 drv_mode = (_flags & SOC_GPIO_INPUTENABLE) ? CY_GPIO_DM_PULLUP_DOWN
71 : CY_GPIO_DM_PULLUP_DOWN_IN_OFF;
72
73 } else if (_flags & SOC_GPIO_PULLUP) {
74 /* bias_pull_up */
75 drv_mode = (_flags & SOC_GPIO_INPUTENABLE) ? CY_GPIO_DM_PULLUP
76 : CY_GPIO_DM_PULLUP_IN_OFF;
77
78 } else if (_flags & SOC_GPIO_PULLDOWN) {
79 /* bias_pull_down */
80 drv_mode = (_flags & SOC_GPIO_INPUTENABLE) ? CY_GPIO_DM_PULLDOWN
81 : CY_GPIO_DM_PULLDOWN_IN_OFF;
82 } else if ((_flags & SOC_GPIO_HIGHZ) | (_flags & SOC_GPIO_INPUTENABLE)) {
83 /* bias_pull_down */
84 drv_mode = CY_GPIO_DM_HIGHZ;
85 } else {
86 /* nothing do here */
87 }
88
89 return drv_mode;
90 }
91
pinctrl_configure_pins(const pinctrl_soc_pin_t * pins,uint8_t pin_cnt,uintptr_t reg)92 int pinctrl_configure_pins(const pinctrl_soc_pin_t *pins, uint8_t pin_cnt, uintptr_t reg)
93 {
94 ARG_UNUSED(reg);
95
96 for (uint8_t i = 0U; i < pin_cnt; i++) {
97 uint32_t drv_mode = soc_gpio_get_drv_mode(pins[i].pincfg);
98 uint32_t hsiom = CAT1_PINMUX_GET_HSIOM_FUNC(pins[i].pinmux);
99 uint32_t port_num = CAT1_PINMUX_GET_PORT_NUM(pins[i].pinmux);
100 uint32_t pin_num = CAT1_PINMUX_GET_PIN_NUM(pins[i].pinmux);
101
102 /* Initialize pin */
103 Cy_GPIO_Pin_FastInit(gpio_ports[port_num], pin_num, drv_mode, 1, hsiom);
104
105 /* Force output to enable pulls */
106 switch (drv_mode) {
107 case CY_GPIO_DM_PULLUP:
108 Cy_GPIO_Write(gpio_ports[port_num], pin_num, 1);
109 break;
110 case CY_GPIO_DM_PULLDOWN:
111 Cy_GPIO_Write(gpio_ports[port_num], pin_num, 0);
112 break;
113 default:
114 /* do nothing */
115 break;
116 }
117 }
118
119 return 0;
120 }
121
