Home
last modified time | relevance | path

Searched refs:DMA_COMMON_ENABLECLR_CLR_MASK (Results 1 – 25 of 51) sorted by relevance

123

/hal_nxp-latest/mcux/mcux-sdk/devices/LPC824/
DLPC824.h1388 #define DMA_COMMON_ENABLECLR_CLR_MASK (0x3FFFFU) macro
1394 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC822/
DLPC822.h1388 #define DMA_COMMON_ENABLECLR_CLR_MASK (0x3FFFFU) macro
1394 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC834/
DLPC834.h1244 #define DMA_COMMON_ENABLECLR_CLR_MASK (0x3FFFFU) macro
1250 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC832/
DLPC832.h1244 #define DMA_COMMON_ENABLECLR_CLR_MASK (0x3FFFFU) macro
1250 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC844/
DLPC844.h1850 #define DMA_COMMON_ENABLECLR_CLR_MASK (0x1FFFFFFU) macro
1856 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC845/
DLPC845.h2366 #define DMA_COMMON_ENABLECLR_CLR_MASK (0x1FFFFFFU) macro
2372 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC865/
DLPC865.h1345 #define DMA_COMMON_ENABLECLR_CLR_MASK (0x1FFFFFFU) macro
1351 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC864/
DLPC864.h1343 #define DMA_COMMON_ENABLECLR_CLR_MASK (0x1FFFFFFU) macro
1349 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC51U68/
DLPC51U68.h1852 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
1858 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC54114/
DLPC54114_cm0plus.h1816 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
1822 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
DLPC54114_cm4.h1827 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
1833 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC54113/
DLPC54113.h1828 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
1834 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC54607/
DLPC54607.h2138 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
2144 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC54S005/
DLPC54S005.h2545 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
2551 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC54005/
DLPC54005.h2137 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
2143 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC54605/
DLPC54605.h2141 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
2147 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC54606/
DLPC54606.h3607 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
3613 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC54016/
DLPC54016.h3382 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
3388 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC54616/
DLPC54616.h3682 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
3688 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC54018M/
DLPC54018M.h3680 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
3686 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC54628/
DLPC54628.h3678 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
3684 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5502/
DLPC5502.h7217 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
7223 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5502CPXXXX/
DLPC5502CPXXXX.h7172 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
7178 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC54618/
DLPC54618.h3680 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
3686 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC54S018/
DLPC54S018.h4088 #define DMA_COMMON_ENABLECLR_CLR_MASK (0xFFFFFFFFU) macro
4094 … (((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR_SHIFT)) & DMA_COMMON_ENABLECLR_CLR_MASK)

123