Home
last modified time | relevance | path

Searched refs:DMA_CCR_RESET_Msk (Results 1 – 25 of 31) sorted by relevance

12

/hal_stm32-latest/stm32cube/stm32wbaxx/soc/
Dstm32wba50xx.h2215 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
2216 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32wba52xx.h2800 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
2801 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32wba54xx.h2983 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
2984 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32wba5mxx.h2983 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
2984 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32wba55xx.h2983 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
2984 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
/hal_stm32-latest/stm32cube/stm32h5xx/soc/
Dstm32h503xx.h3821 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
3822 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32h523xx.h5177 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
5178 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32h562xx.h5620 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
5621 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32h533xx.h5586 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
5587 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32h573xx.h8113 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
8114 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32h563xx.h7704 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
7705 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
/hal_stm32-latest/stm32cube/stm32u5xx/soc/
Dstm32u545xx.h6268 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
6269 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32u535xx.h5868 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
5869 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32u575xx.h6267 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
6268 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32u585xx.h6716 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
6717 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32u595xx.h6523 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
6524 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32u5a5xx.h6972 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
6973 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32u5f7xx.h6819 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
6820 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32u599xx.h6811 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
6812 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32u5g7xx.h7268 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
7269 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32u5f9xx.h6939 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
6940 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
/hal_stm32-latest/stm32cube/stm32h7rsxx/soc/
Dstm32h7r3xx.h4975 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
4976 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32h7s7xx.h5499 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
5500 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32h7s3xx.h5420 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
5421 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…
Dstm32h7r7xx.h5052 #define DMA_CCR_RESET_Msk (0x1UL << DMA_CCR_RESET_Pos) /*!< 0x00000002… macro
5053 #define DMA_CCR_RESET DMA_CCR_RESET_Msk /*!< Channel re…

12