Searched refs:ADC_CFGR1_AWDCH_1 (Results 1 – 25 of 38) sorted by relevance
12
451 #define ADC_CHANNEL_2 ((uint32_t)(ADC_CHSELR_CHSEL2) | ADC_CFGR1_AWDCH_1)452 #define ADC_CHANNEL_3 ((uint32_t)(ADC_CHSELR_CHSEL3)| ADC_CFGR1_AWDCH_1 | ADC_CFGR1_AWDCH…455 …efine ADC_CHANNEL_6 ((uint32_t)(ADC_CHSELR_CHSEL6)| ADC_CFGR1_AWDCH_2| ADC_CFGR1_AWDCH_1)456 …NNEL_7 ((uint32_t)(ADC_CHSELR_CHSEL7)| ADC_CFGR1_AWDCH_2| ADC_CFGR1_AWDCH_1 | ADC_CFGR1_…459 …fine ADC_CHANNEL_10 ((uint32_t)(ADC_CHSELR_CHSEL10)| ADC_CFGR1_AWDCH_3| ADC_CFGR1_AWDCH_1)460 …NEL_11 ((uint32_t)(ADC_CHSELR_CHSEL11)| ADC_CFGR1_AWDCH_3| ADC_CFGR1_AWDCH_1| ADC_CFGR1_A…463 … ((uint32_t)(ADC_CHSELR_CHSEL14)| ADC_CFGR1_AWDCH_3| ADC_CFGR1_AWDCH_2| ADC_CFGR1_AWDCH_1)464 …int32_t)(ADC_CHSELR_CHSEL15)| ADC_CFGR1_AWDCH_3| ADC_CFGR1_AWDCH_2| ADC_CFGR1_AWDCH_1| ADC_CFGR1_A…469 …fine ADC_CHANNEL_18 ((uint32_t)(ADC_CHSELR_CHSEL18)| ADC_CFGR1_AWDCH_4| ADC_CFGR1_AWDCH_1)
97 … ( ADC_CFGR1_AWDCH_1 …98 … ( ADC_CFGR1_AWDCH_1 | ADC_CFGR1_…101 … ( ADC_CFGR1_AWDCH_2 | ADC_CFGR1_AWDCH_1 …102 … ( ADC_CFGR1_AWDCH_2 | ADC_CFGR1_AWDCH_1 | ADC_CFGR1_…105 … ( ADC_CFGR1_AWDCH_3 | ADC_CFGR1_AWDCH_1 …106 … ( ADC_CFGR1_AWDCH_3 | ADC_CFGR1_AWDCH_1 | ADC_CFGR1_…109 … ( ADC_CFGR1_AWDCH_3 | ADC_CFGR1_AWDCH_2 | ADC_CFGR1_AWDCH_1 …110 … ( ADC_CFGR1_AWDCH_3 | ADC_CFGR1_AWDCH_2 | ADC_CFGR1_AWDCH_1 | ADC_CFGR1_…113 … (ADC_CFGR1_AWDCH_4 | ADC_CFGR1_AWDCH_1 …
691 #define ADC_CFGR1_AWDCH_1 (ADC_CFGR1_AWD1CH_1) macro
707 #define ADC_CFGR1_AWDCH_1 (ADC_CFGR1_AWD1CH_1) macro
736 #define ADC_CFGR1_AWDCH_1 (ADC_CFGR1_AWD1CH_1) macro
701 #define ADC_CFGR1_AWDCH_1 (ADC_CFGR1_AWD1CH_1) macro
723 #define ADC_CFGR1_AWDCH_1 (ADC_CFGR1_AWD1CH_1) macro
700 #define ADC_CFGR1_AWDCH_1 (ADC_CFGR1_AWD1CH_1) macro
759 #define ADC_CFGR1_AWDCH_1 (ADC_CFGR1_AWD1CH_1) macro
806 #define ADC_CFGR1_AWDCH_1 (ADC_CFGR1_AWD1CH_1) macro
807 #define ADC_CFGR1_AWDCH_1 (ADC_CFGR1_AWD1CH_1) macro
716 #define ADC_CFGR1_AWDCH_1 (0x02UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x08000000 */ macro
674 #define ADC_CFGR1_AWDCH_1 (0x02UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x08000000 */ macro
679 #define ADC_CFGR1_AWDCH_1 (0x02UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x08000000 */ macro
686 #define ADC_CFGR1_AWDCH_1 (0x02UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x08000000 */ macro
707 #define ADC_CFGR1_AWDCH_1 (0x02UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x08000000 */ macro
695 #define ADC_CFGR1_AWDCH_1 (0x02UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x08000000 */ macro
730 #define ADC_CFGR1_AWDCH_1 (0x02UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x08000000 */ macro
666 #define ADC_CFGR1_AWDCH_1 (0x02UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x08000000 */ macro
672 #define ADC_CFGR1_AWDCH_1 (0x02UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x08000000 */ macro
773 #define ADC_CFGR1_AWDCH_1 (0x02UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x08000000 */ macro
752 #define ADC_CFGR1_AWDCH_1 (0x02UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x08000000 */ macro
839 #define ADC_CFGR1_AWDCH_1 (0x02UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x08000000 */ macro
860 #define ADC_CFGR1_AWDCH_1 (0x02UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x08000000 */ macro
