Home
last modified time | relevance | path

Searched refs:ADC_CFGR1_AWDCH_0 (Results 1 – 25 of 38) sorted by relevance

12

/hal_stm32-latest/stm32cube/stm32l0xx/drivers/include/
Dstm32l0xx_hal_adc.h450 #define ADC_CHANNEL_1 ((uint32_t)(ADC_CHSELR_CHSEL1) | ADC_CFGR1_AWDCH_0)
452 …fine ADC_CHANNEL_3 ((uint32_t)(ADC_CHSELR_CHSEL3)| ADC_CFGR1_AWDCH_1 | ADC_CFGR1_AWDCH_0)
454 …efine ADC_CHANNEL_5 ((uint32_t)(ADC_CHSELR_CHSEL5)| ADC_CFGR1_AWDCH_2| ADC_CFGR1_AWDCH_0)
456 … ((uint32_t)(ADC_CHSELR_CHSEL7)| ADC_CFGR1_AWDCH_2| ADC_CFGR1_AWDCH_1 | ADC_CFGR1_AWDCH_0)
458 …efine ADC_CHANNEL_9 ((uint32_t)(ADC_CHSELR_CHSEL9)| ADC_CFGR1_AWDCH_3| ADC_CFGR1_AWDCH_0)
460 … ((uint32_t)(ADC_CHSELR_CHSEL11)| ADC_CFGR1_AWDCH_3| ADC_CFGR1_AWDCH_1| ADC_CFGR1_AWDCH_0)
462 … ((uint32_t)(ADC_CHSELR_CHSEL13)| ADC_CFGR1_AWDCH_3| ADC_CFGR1_AWDCH_2| ADC_CFGR1_AWDCH_0)
464 …t)(ADC_CHSELR_CHSEL15)| ADC_CFGR1_AWDCH_3| ADC_CFGR1_AWDCH_2| ADC_CFGR1_AWDCH_1| ADC_CFGR1_AWDCH_0)
468 …fine ADC_CHANNEL_17 ((uint32_t)(ADC_CHSELR_CHSEL17)| ADC_CFGR1_AWDCH_4| ADC_CFGR1_AWDCH_0)
Dstm32l0xx_ll_adc.h96 …( ADC_CFGR1_AWDCH_0)
98 …( ADC_CFGR1_AWDCH_1 | ADC_CFGR1_AWDCH_0)
100 …( ADC_CFGR1_AWDCH_2 | ADC_CFGR1_AWDCH_0)
102 …( ADC_CFGR1_AWDCH_2 | ADC_CFGR1_AWDCH_1 | ADC_CFGR1_AWDCH_0)
104 …( ADC_CFGR1_AWDCH_3 | ADC_CFGR1_AWDCH_0)
106 …( ADC_CFGR1_AWDCH_3 | ADC_CFGR1_AWDCH_1 | ADC_CFGR1_AWDCH_0)
108 …( ADC_CFGR1_AWDCH_3 | ADC_CFGR1_AWDCH_2 | ADC_CFGR1_AWDCH_0)
110 …( ADC_CFGR1_AWDCH_3 | ADC_CFGR1_AWDCH_2 | ADC_CFGR1_AWDCH_1 | ADC_CFGR1_AWDCH_0)
112 …(ADC_CFGR1_AWDCH_4 | ADC_CFGR1_AWDCH_0)
/hal_stm32-latest/stm32cube/stm32f0xx/drivers/include/
Dstm32f0xx_ll_adc.h96 …( ADC_CFGR1_AWDCH_0)
98 …( ADC_CFGR1_AWDCH_1 | ADC_CFGR1_AWDCH_0)
100 …( ADC_CFGR1_AWDCH_2 | ADC_CFGR1_AWDCH_0)
102 …( ADC_CFGR1_AWDCH_2 | ADC_CFGR1_AWDCH_1 | ADC_CFGR1_AWDCH_0)
104 …( ADC_CFGR1_AWDCH_3 | ADC_CFGR1_AWDCH_0)
106 …( ADC_CFGR1_AWDCH_3 | ADC_CFGR1_AWDCH_1 | ADC_CFGR1_AWDCH_0)
108 …( ADC_CFGR1_AWDCH_3 | ADC_CFGR1_AWDCH_2 | ADC_CFGR1_AWDCH_0)
110 …( ADC_CFGR1_AWDCH_3 | ADC_CFGR1_AWDCH_2 | ADC_CFGR1_AWDCH_1 | ADC_CFGR1_AWDCH_0)
112 …(ADC_CFGR1_AWDCH_4 | ADC_CFGR1_AWDCH_0)
/hal_stm32-latest/stm32cube/stm32f0xx/soc/
Dstm32f030x6.h690 #define ADC_CFGR1_AWDCH_0 (ADC_CFGR1_AWD1CH_0) macro
Dstm32f030x8.h706 #define ADC_CFGR1_AWDCH_0 (ADC_CFGR1_AWD1CH_0) macro
Dstm32f070x6.h735 #define ADC_CFGR1_AWDCH_0 (ADC_CFGR1_AWD1CH_0) macro
Dstm32f031x6.h700 #define ADC_CFGR1_AWDCH_0 (ADC_CFGR1_AWD1CH_0) macro
Dstm32f030xc.h722 #define ADC_CFGR1_AWDCH_0 (ADC_CFGR1_AWD1CH_0) macro
Dstm32f038xx.h699 #define ADC_CFGR1_AWDCH_0 (ADC_CFGR1_AWD1CH_0) macro
Dstm32f070xb.h758 #define ADC_CFGR1_AWDCH_0 (ADC_CFGR1_AWD1CH_0) macro
Dstm32f058xx.h805 #define ADC_CFGR1_AWDCH_0 (ADC_CFGR1_AWD1CH_0) macro
Dstm32f051x8.h806 #define ADC_CFGR1_AWDCH_0 (ADC_CFGR1_AWD1CH_0) macro
/hal_stm32-latest/stm32cube/stm32l0xx/soc/
Dstm32l041xx.h715 #define ADC_CFGR1_AWDCH_0 (0x01UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x04000000 */ macro
Dstm32l010x8.h673 #define ADC_CFGR1_AWDCH_0 (0x01UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x04000000 */ macro
Dstm32l010xb.h678 #define ADC_CFGR1_AWDCH_0 (0x01UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x04000000 */ macro
Dstm32l011xx.h685 #define ADC_CFGR1_AWDCH_0 (0x01UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x04000000 */ macro
Dstm32l021xx.h706 #define ADC_CFGR1_AWDCH_0 (0x01UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x04000000 */ macro
Dstm32l031xx.h694 #define ADC_CFGR1_AWDCH_0 (0x01UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x04000000 */ macro
Dstm32l051xx.h729 #define ADC_CFGR1_AWDCH_0 (0x01UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x04000000 */ macro
Dstm32l010x4.h665 #define ADC_CFGR1_AWDCH_0 (0x01UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x04000000 */ macro
Dstm32l010x6.h671 #define ADC_CFGR1_AWDCH_0 (0x01UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x04000000 */ macro
Dstm32l081xx.h772 #define ADC_CFGR1_AWDCH_0 (0x01UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x04000000 */ macro
Dstm32l071xx.h751 #define ADC_CFGR1_AWDCH_0 (0x01UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x04000000 */ macro
Dstm32l052xx.h838 #define ADC_CFGR1_AWDCH_0 (0x01UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x04000000 */ macro
Dstm32l062xx.h859 #define ADC_CFGR1_AWDCH_0 (0x01UL << ADC_CFGR1_AWDCH_Pos) /*!< 0x04000000 */ macro

12