Home
last modified time | relevance | path

Searched refs:uint32_t (Results 1 – 25 of 1489) sorted by relevance

12345678910>>...60

/hal_silabs-latest/simplicity_sdk/platform/Device/SiliconLabs/EFR32FG23/Include/
Defr32fg23_prs.h46 …__IOM uint32_t CTRL; /**< Async Channel Control Register …
51 …__IOM uint32_t CTRL; /**< Sync Channel Control Register …
56 …__IM uint32_t IPVERSION; /**< PRS IPVERSION …
57 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
58 …__IOM uint32_t ASYNC_SWPULSE; /**< Software Pulse Register …
59 …__IOM uint32_t ASYNC_SWLEVEL; /**< Software Level Register …
60 …__IM uint32_t ASYNC_PEEK; /**< Async Channel Values …
61 …__IM uint32_t SYNC_PEEK; /**< Sync Channel Values …
64 …__IOM uint32_t CONSUMER_CMU_CALDN; /**< CALDN consumer register …
65 …__IOM uint32_t CONSUMER_CMU_CALUP; /**< CALUP Consumer register …
[all …]
Defr32fg23_syscfg.h46 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
47 …__IM uint32_t IPVERSION; /**< IP version ID …
48 …__IOM uint32_t IF; /**< Interrupt Flag …
49 …__IOM uint32_t IEN; /**< Interrupt Enable …
50 …uint32_t RESERVED1[1U]; /**< Reserved for future use …
51 …__IOM uint32_t CHIPREVHW; /**< Chip Revision, Hard-wired …
52 …__IOM uint32_t CHIPREV; /**< Part Family and Revision Values …
53 …uint32_t RESERVED2[2U]; /**< Reserved for future use …
54 …__IOM uint32_t CFGSYSTIC; /**< SysTick clock source …
55 …uint32_t RESERVED3[54U]; /**< Reserved for future use …
[all …]
Defr32fg23_msc.h46 …__IM uint32_t IPVERSION; /**< IP version ID …
47 …__IOM uint32_t READCTRL; /**< Read Control Register …
48 …__IOM uint32_t RDATACTRL; /**< Read Data Control Register …
49 …__IOM uint32_t WRITECTRL; /**< Write Control Register …
50 …__IOM uint32_t WRITECMD; /**< Write Command Register …
51 …__IOM uint32_t ADDRB; /**< Page Erase/Write Address Buffer …
52 …__IOM uint32_t WDATA; /**< Write Data Register …
53 …__IM uint32_t STATUS; /**< Status Register …
54 …__IOM uint32_t IF; /**< Interrupt Flag Register …
55 …__IOM uint32_t IEN; /**< Interrupt Enable Register …
[all …]
/hal_silabs-latest/simplicity_sdk/platform/Device/SiliconLabs/EFR32ZG23/Include/
Defr32zg23_prs.h46 …__IOM uint32_t CTRL; /**< Async Channel Control Register …
51 …__IOM uint32_t CTRL; /**< Sync Channel Control Register …
56 …__IM uint32_t IPVERSION; /**< PRS IPVERSION …
57 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
58 …__IOM uint32_t ASYNC_SWPULSE; /**< Software Pulse Register …
59 …__IOM uint32_t ASYNC_SWLEVEL; /**< Software Level Register …
60 …__IM uint32_t ASYNC_PEEK; /**< Async Channel Values …
61 …__IM uint32_t SYNC_PEEK; /**< Sync Channel Values …
64 …__IOM uint32_t CONSUMER_CMU_CALDN; /**< CALDN consumer register …
65 …__IOM uint32_t CONSUMER_CMU_CALUP; /**< CALUP Consumer register …
[all …]
Defr32zg23_syscfg.h46 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
47 …__IM uint32_t IPVERSION; /**< IP version ID …
48 …__IOM uint32_t IF; /**< Interrupt Flag …
49 …__IOM uint32_t IEN; /**< Interrupt Enable …
50 …uint32_t RESERVED1[1U]; /**< Reserved for future use …
51 …__IOM uint32_t CHIPREVHW; /**< Chip Revision, Hard-wired …
52 …__IOM uint32_t CHIPREV; /**< Part Family and Revision Values …
53 …uint32_t RESERVED2[2U]; /**< Reserved for future use …
54 …__IOM uint32_t CFGSYSTIC; /**< SysTick clock source …
55 …uint32_t RESERVED3[54U]; /**< Reserved for future use …
[all …]
Defr32zg23_msc.h46 …__IM uint32_t IPVERSION; /**< IP version ID …
47 …__IOM uint32_t READCTRL; /**< Read Control Register …
48 …__IOM uint32_t RDATACTRL; /**< Read Data Control Register …
49 …__IOM uint32_t WRITECTRL; /**< Write Control Register …
50 …__IOM uint32_t WRITECMD; /**< Write Command Register …
51 …__IOM uint32_t ADDRB; /**< Page Erase/Write Address Buffer …
52 …__IOM uint32_t WDATA; /**< Write Data Register …
53 …__IM uint32_t STATUS; /**< Status Register …
54 …__IOM uint32_t IF; /**< Interrupt Flag Register …
55 …__IOM uint32_t IEN; /**< Interrupt Enable Register …
[all …]
/hal_silabs-latest/simplicity_sdk/platform/Device/SiliconLabs/EFR32MG29/Include/
Defr32mg29_prs.h46 …__IOM uint32_t CTRL; /**< Async Channel Control Register …
51 …__IOM uint32_t CTRL; /**< Sync Channel Control Register …
56 …__IM uint32_t IPVERSION; /**< IP version ID …
57 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
58 …__IOM uint32_t ASYNC_SWPULSE; /**< Software Pulse Register …
59 …__IOM uint32_t ASYNC_SWLEVEL; /**< Software Level Register …
60 …__IM uint32_t ASYNC_PEEK; /**< Async Channel Values …
61 …__IM uint32_t SYNC_PEEK; /**< Sync Channel Values …
64 …__IOM uint32_t CONSUMER_CMU_CALDN; /**< CALDN consumer register …
65 …__IOM uint32_t CONSUMER_CMU_CALUP; /**< CALUP Consumer register …
[all …]
Defr32mg29_syscfg.h46 …__IM uint32_t IPVERSION; /**< IP version ID …
47 …__IOM uint32_t IF; /**< Interrupt Flag …
48 …__IOM uint32_t IEN; /**< Interrupt Enable …
49 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
50 …__IOM uint32_t CHIPREVHW; /**< Chip Revision, Hard-wired …
51 …__IOM uint32_t CHIPREV; /**< Chip Revision …
52 …uint32_t RESERVED1[2U]; /**< Reserved for future use …
53 …__IOM uint32_t CFGSYSTIC; /**< SysTick clock source …
54 …uint32_t RESERVED2[55U]; /**< Reserved for future use …
55 …uint32_t RESERVED3[1U]; /**< Reserved for future use …
[all …]
/hal_silabs-latest/simplicity_sdk/platform/Device/SiliconLabs/EFR32BG29/Include/
Defr32bg29_prs.h46 …__IOM uint32_t CTRL; /**< Async Channel Control Register …
51 …__IOM uint32_t CTRL; /**< Sync Channel Control Register …
56 …__IM uint32_t IPVERSION; /**< IP version ID …
57 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
58 …__IOM uint32_t ASYNC_SWPULSE; /**< Software Pulse Register …
59 …__IOM uint32_t ASYNC_SWLEVEL; /**< Software Level Register …
60 …__IM uint32_t ASYNC_PEEK; /**< Async Channel Values …
61 …__IM uint32_t SYNC_PEEK; /**< Sync Channel Values …
64 …__IOM uint32_t CONSUMER_CMU_CALDN; /**< CALDN consumer register …
65 …__IOM uint32_t CONSUMER_CMU_CALUP; /**< CALUP Consumer register …
[all …]
Defr32bg29_syscfg.h46 …__IM uint32_t IPVERSION; /**< IP version ID …
47 …__IOM uint32_t IF; /**< Interrupt Flag …
48 …__IOM uint32_t IEN; /**< Interrupt Enable …
49 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
50 …__IOM uint32_t CHIPREVHW; /**< Chip Revision, Hard-wired …
51 …__IOM uint32_t CHIPREV; /**< Chip Revision …
52 …uint32_t RESERVED1[2U]; /**< Reserved for future use …
53 …__IOM uint32_t CFGSYSTIC; /**< SysTick clock source …
54 …uint32_t RESERVED2[55U]; /**< Reserved for future use …
55 …uint32_t RESERVED3[1U]; /**< Reserved for future use …
[all …]
/hal_silabs-latest/simplicity_sdk/platform/Device/SiliconLabs/EFR32MG21/Include/
Defr32mg21_prs.h46 …__IOM uint32_t CTRL; /**< Async Channel Control Register …
51 …__IOM uint32_t CTRL; /**< Sync Channel Control Register …
56 …__IM uint32_t IPVERSION; /**< IP version ID …
57 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
58 …__IOM uint32_t ASYNC_SWPULSE; /**< Software Pulse Register …
59 …__IOM uint32_t ASYNC_SWLEVEL; /**< Software Level Register …
60 …__IM uint32_t ASYNC_PEEK; /**< Async Channel Values …
61 …__IM uint32_t SYNC_PEEK; /**< Sync Channel Values …
64 …__IOM uint32_t CONSUMER_CMU_CALDN; /**< CMU CALDN Consumer Selection …
65 …__IOM uint32_t CONSUMER_CMU_CALUP; /**< CMU CALUP Consumer Selection …
[all …]
Defr32mg21_msc.h46 …__IM uint32_t IPVERSION; /**< IP version ID …
47 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
48 …__IOM uint32_t READCTRL; /**< Read Control Register …
49 …__IOM uint32_t WRITECTRL; /**< Write Control Register …
50 …__IOM uint32_t WRITECMD; /**< Write Command Register …
51 …__IOM uint32_t ADDRB; /**< Page Erase/Write Address Buffer …
52 …__IOM uint32_t WDATA; /**< Write Data Register …
53 …__IM uint32_t STATUS; /**< Status Register …
54 …__IOM uint32_t IF; /**< Interrupt Flag Register …
55 …__IOM uint32_t IEN; /**< Interrupt Enable Register …
[all …]
Defr32mg21_cmu.h46 …__IM uint32_t IPVERSION; /**< IP version ID …
47 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
48 …__IM uint32_t STATUS; /**< Status Register …
49 …uint32_t RESERVED1[1U]; /**< Reserved for future use …
50 …__IOM uint32_t LOCK; /**< Configuration Lock Register …
51 …__IOM uint32_t WDOGLOCK; /**< WDOG Configuration Lock Register …
52 …uint32_t RESERVED2[2U]; /**< Reserved for future use …
53 …__IOM uint32_t IF; /**< Interrupt Flag Register …
54 …__IOM uint32_t IEN; /**< Interrupt Enable Register …
55 …uint32_t RESERVED3[10U]; /**< Reserved for future use …
[all …]
/hal_silabs-latest/simplicity_sdk/platform/service/device_manager/src/
Dsl_device_clock.c40 __WEAK const uint32_t SL_BUS_CLOCK_ACMP0_VALUE = 0xFFFFFFFF;
43 __WEAK const uint32_t SL_BUS_CLOCK_ACMP1_VALUE = 0xFFFFFFFF;
46 __WEAK const uint32_t SL_BUS_CLOCK_ADC0_VALUE = 0xFFFFFFFF;
49 __WEAK const uint32_t SL_BUS_CLOCK_AGC_VALUE = 0xFFFFFFFF;
52 __WEAK const uint32_t SL_BUS_CLOCK_AMUXCP0_VALUE = 0xFFFFFFFF;
55 __WEAK const uint32_t SL_BUS_CLOCK_BUFC_VALUE = 0xFFFFFFFF;
58 __WEAK const uint32_t SL_BUS_CLOCK_BURAM_VALUE = 0xFFFFFFFF;
61 __WEAK const uint32_t SL_BUS_CLOCK_BURTC_VALUE = 0xFFFFFFFF;
64 __WEAK const uint32_t SL_BUS_CLOCK_CRYPTOACC_VALUE = 0xFFFFFFFF;
67 __WEAK const uint32_t SL_BUS_CLOCK_DCDC_VALUE = 0xFFFFFFFF;
[all …]
/hal_silabs-latest/simplicity_sdk/platform/Device/SiliconLabs/EFR32MG24/Include/
Defr32mg24_prs.h46 …__IOM uint32_t CTRL; /**< Async Channel Control Register …
51 …__IOM uint32_t CTRL; /**< Sync Channel Control Register …
56 …__IM uint32_t IPVERSION; /**< PRS IPVERSION …
57 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
58 …__IOM uint32_t ASYNC_SWPULSE; /**< Software Pulse Register …
59 …__IOM uint32_t ASYNC_SWLEVEL; /**< Software Level Register …
60 …__IM uint32_t ASYNC_PEEK; /**< Async Channel Values …
61 …__IM uint32_t SYNC_PEEK; /**< Sync Channel Values …
64 …__IOM uint32_t CONSUMER_CMU_CALDN; /**< CALDN consumer register …
65 …__IOM uint32_t CONSUMER_CMU_CALUP; /**< CALUP Consumer register …
[all …]
Defr32mg24_msc.h46 …__IM uint32_t IPVERSION; /**< IP version ID …
47 …__IOM uint32_t READCTRL; /**< Read Control Register …
48 …__IOM uint32_t RDATACTRL; /**< Read Data Control Register …
49 …__IOM uint32_t WRITECTRL; /**< Write Control Register …
50 …__IOM uint32_t WRITECMD; /**< Write Command Register …
51 …__IOM uint32_t ADDRB; /**< Page Erase/Write Address Buffer …
52 …__IOM uint32_t WDATA; /**< Write Data Register …
53 …__IM uint32_t STATUS; /**< Status Register …
54 …__IOM uint32_t IF; /**< Interrupt Flag Register …
55 …__IOM uint32_t IEN; /**< Interrupt Enable Register …
[all …]
/hal_silabs-latest/simplicity_sdk/platform/Device/SiliconLabs/EFR32BG22/Include/
Defr32bg22_prs.h46 …__IOM uint32_t CTRL; /**< Async Channel Control Register …
51 …__IOM uint32_t CTRL; /**< Sync Channel Control Register …
56 …__IM uint32_t IPVERSION; /**< IP version ID …
57 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
58 …__IOM uint32_t ASYNC_SWPULSE; /**< Software Pulse Register …
59 …__IOM uint32_t ASYNC_SWLEVEL; /**< Software Level Register …
60 …__IM uint32_t ASYNC_PEEK; /**< Async Channel Values …
61 …__IM uint32_t SYNC_PEEK; /**< Sync Channel Values …
64 …__IOM uint32_t CONSUMER_CMU_CALDN; /**< CMU CALDN Consumer Selection …
65 …__IOM uint32_t CONSUMER_CMU_CALUP; /**< CMU CALUP Consumer Selection …
[all …]
Defr32bg22_msc.h46 …__IM uint32_t IPVERSION; /**< IP version ID …
47 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
48 …__IOM uint32_t READCTRL; /**< Read Control Register …
49 …__IOM uint32_t WRITECTRL; /**< Write Control Register …
50 …__IOM uint32_t WRITECMD; /**< Write Command Register …
51 …__IOM uint32_t ADDRB; /**< Page Erase/Write Address Buffer …
52 …__IOM uint32_t WDATA; /**< Write Data Register …
53 …__IM uint32_t STATUS; /**< Status Register …
54 …__IOM uint32_t IF; /**< Interrupt Flag Register …
55 …__IOM uint32_t IEN; /**< Interrupt Enable Register …
[all …]
Defr32bg22_syscfg.h46 …__IOM uint32_t IF; /**< Interrupt Flag …
47 …__IOM uint32_t IEN; /**< Interrupt Enable …
48 …uint32_t RESERVED0[2U]; /**< Reserved for future use …
49 …__IOM uint32_t CHIPREVHW; /**< Chip Revision, Hard-wired …
50 …__IOM uint32_t CHIPREV; /**< Part Family and Revision Values …
51 …uint32_t RESERVED1[2U]; /**< Reserved for future use …
52 …__IOM uint32_t CFGSYSTIC; /**< SysTick clock source …
53 …uint32_t RESERVED2[55U]; /**< Reserved for future use …
54 …uint32_t RESERVED3[1U]; /**< Reserved for future use …
55 …uint32_t RESERVED4[63U]; /**< Reserved for future use …
[all …]
/hal_silabs-latest/wiseconnect/components/device/silabs/si91x/mcu/drivers/peripheral_drivers/inc/
Drsi_qspi.h54 #define M4_BBFF_STORAGE1 *(volatile uint32_t *)(MCU_NPSS_BASE_ADDR + 0x0580)
55 #define M4_BBFF_STORAGE2 *(volatile uint32_t *)(MCU_NPSS_BASE_ADDR + 0x0584)
56 #define MCURET_BOOTSTATUS_REG *(volatile uint32_t *)(MCU_NPSS_BASE_ADDR + 0x604)
57 #define TA_BBFF_STORAGE1 *(volatile uint32_t *)(NWP_FSM_BASE_ADDR + 0x580)
58 #define TA_BBFF_STORAGE2 *(volatile uint32_t *)(NWP_FSM_BASE_ADDR + 0x584)
63 volatile uint32_t QSPI_CLK_CONFIG_REG; // qspi reg
64 volatile uint32_t QSPI_BUS_MODE_REG; // qspi reg
65 volatile uint32_t QSPI_AUTO_CTRL_CONFIG_1_REG; // qspi reg
66 volatile uint32_t QSPI_AUTO_CTRL_CONFIG_2_REG; // qspi reg
67 volatile uint32_t QSPI_MANUAL_CONFIG_REG; // qspi reg
[all …]
Drsi_qspi_proto.h60 #define M4SS_PAD_CONFIG_REG(x) *(volatile uint32_t *)(0x46004000 + 4 * (x)) // REN enable bit(this …
61 #define M4_DDR_PAD_CONFIG(x) *(volatile uint32_t *)(0x46006000 + ((x)*4))
68 …(*(volatile uint32_t *)(0x41300000 + 0x610)) // PAD selection (0 t0 21) A value of 1 on this gives…
80 uint32_t *iv; // flash offset where data stored
81 uint32_t *key1; // Pass key1 if kh_enable = 0
82 uint32_t *key2; // Pass key1 if kh_enable = 0 and 32 byte key
83 uint32_t key_len; // Key len i.e 16 or 32 bytes
84 uint32_t flip_data; // writing 1 to this Flips the 32-bit endian for data in standalone mode
383 …oid (*qspi_write_to_flash)(qspi_reg_t *qspi_reg, uint32_t len_in_bits, uint32_t cmd_addr_data, uin…
385 void (*qspi_switch_qspi2)(qspi_reg_t *qspi_reg, uint32_t mode, uint32_t cs_no);
[all …]
/hal_silabs-latest/simplicity_sdk/platform/Device/SiliconLabs/EFR32BG27/Include/
Defr32bg27_prs.h46 …__IOM uint32_t CTRL; /**< Async Channel Control Register …
51 …__IOM uint32_t CTRL; /**< Sync Channel Control Register …
56 …__IM uint32_t IPVERSION; /**< IP version ID …
57 …uint32_t RESERVED0[1U]; /**< Reserved for future use …
58 …__IOM uint32_t ASYNC_SWPULSE; /**< Software Pulse Register …
59 …__IOM uint32_t ASYNC_SWLEVEL; /**< Software Level Register …
60 …__IM uint32_t ASYNC_PEEK; /**< Async Channel Values …
61 …__IM uint32_t SYNC_PEEK; /**< Sync Channel Values …
64 …__IOM uint32_t CONSUMER_CMU_CALDN; /**< CALDN consumer register …
65 …__IOM uint32_t CONSUMER_CMU_CALUP; /**< CALUP Consumer register …
[all …]
/hal_silabs-latest/simplicity_sdk/platform/service/device_manager/inc/
Dsl_device_clock.h476 typedef const uint32_t* sl_bus_clock_t;
484 extern const uint32_t SL_BUS_CLOCK_INVALID_VALUE;
487 extern const uint32_t SL_BUS_CLOCK_ACMP0_VALUE;
490 extern const uint32_t SL_BUS_CLOCK_ACMP1_VALUE;
493 extern const uint32_t SL_BUS_CLOCK_ADC0_VALUE;
496 extern const uint32_t SL_BUS_CLOCK_AGC_VALUE;
499 extern const uint32_t SL_BUS_CLOCK_AMUXCP0_VALUE;
502 extern const uint32_t SL_BUS_CLOCK_BUFC_VALUE;
505 extern const uint32_t SL_BUS_CLOCK_BURAM_VALUE;
508 extern const uint32_t SL_BUS_CLOCK_BURTC_VALUE;
[all …]
/hal_silabs-latest/si32/si32Hal/SI32_Modules/
DSI32_USB_A_Registers.h42 volatile uint32_t FADDR_BITS: 7;
44 volatile uint32_t FADDRUPD: 1;
45 uint32_t reserved0: 24;
47 volatile uint32_t U32;
74 volatile uint32_t SUSDEN: 1;
76 volatile uint32_t SUSMDF: 1;
78 volatile uint32_t RESUME: 1;
80 volatile uint32_t RSTDETF: 1;
82 volatile uint32_t USBINH: 1;
84 volatile uint32_t DITHEN: 1;
[all …]
DSI32_AES_A_Registers.h42 volatile uint32_t XFRSTA: 1;
44 volatile uint32_t KEYCPEN: 1;
46 volatile uint32_t EDMD: 1;
47 uint32_t reserved0: 5;
49 volatile uint32_t SWMDEN: 1;
51 volatile uint32_t BEN: 1;
53 volatile uint32_t XOREN: 2;
55 volatile uint32_t HCTREN: 1;
57 volatile uint32_t HCBCEN: 1;
58 uint32_t reserved1: 2;
[all …]

12345678910>>...60