Home
last modified time | relevance | path

Searched refs:DPLL0_S_BASE (Results 1 – 25 of 109) sorted by relevance

12345

/hal_silabs-latest/simplicity_sdk/platform/Device/SiliconLabs/EFR32MG21/Include/
Defr32mg21a010f1024im32.h466 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
581 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
779 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL0_S base …
Defr32mg21a010f512im32.h466 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
581 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
779 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL0_S base …
Defr32mg21a010f768im32.h466 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
581 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
779 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL0_S base …
Defr32mg21a020f1024im32.h468 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
583 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
781 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL0_S base …
Defr32mg21a020f512im32.h468 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
583 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
781 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL0_S base …
Defr32mg21a020f768im32.h468 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
583 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
781 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL0_S base …
Defr32mg21b010f1024im32.h466 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
581 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
779 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL0_S base …
Defr32mg21b010f512im32.h466 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
581 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
779 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL0_S base …
Defr32mg21b010f768im32.h466 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
581 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
779 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL0_S base …
Defr32mg21b020f1024im32.h468 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
583 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
781 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL0_S base …
Defr32mg21b020f512im32.h468 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
583 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
781 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL0_S base …
Defr32mg21b020f768im32.h468 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
583 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
781 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL0_S base …
Drm21z000f1024im32.h464 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
579 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
777 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL0_S base …
/hal_silabs-latest/simplicity_sdk/platform/Device/SiliconLabs/EFR32BG22/Include/
Defr32bg22c224f512gn32.h486 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
603 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
806 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL…
Defr32bg22c224f512im32.h486 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
603 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
806 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL…
Defr32bg22e224f512im40.h500 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
617 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
820 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL…
Defr32bg22c112f352gm32.h484 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
601 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
804 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL…
Defr32bg22c224f512im40.h500 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
617 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
820 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL…
Defr32bg22e224f512im32.h486 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
603 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
806 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL…
Defr32bg22c112f352gm40.h498 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
615 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
818 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL…
Defr32bg22c222f352gm32.h486 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
603 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
806 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL…
Defr32bg22c222f352gm40.h500 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
617 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
820 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL…
Defr32bg22c222f352gn32.h486 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
603 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
806 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL…
Defr32bg22c224f512gm32.h486 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
603 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
806 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL…
Defr32bg22c224f512gm40.h500 #define DPLL0_S_BASE (0x4001C000UL) /* DPLL0_S base address */ macro
617 #define DPLL0_BASE (DPLL0_S_BASE) /* DPLL0 base address */
820 #define DPLL0_S ((DPLL_TypeDef *) DPLL0_S_BASE) /**< DPLL…

12345