| /hal_silabs-3.5.0/gecko/service/power_manager/src/ |
| D | sl_power_manager_hal_s2.c | 174 is_dpll_used = ((DPLL0->STATUS & _DPLL_STATUS_ENS_MASK) != 0); in sli_power_manager_init_hardware()
214 …li_power_manager_convert_delay_us_to_tick(DPLL_LOCKING_DELAY_US_FUNCTION((DPLL0->CFG1 & _DPLL_CFG1… in sli_power_manager_init_hardware()
412 while (!(DPLL0->STATUS && _DPLL_STATUS_RDY_MASK)) { in sli_power_manager_restore_states()
|
| /hal_silabs-3.5.0/gecko/emlib/src/ |
| D | em_emu.c | 688 if (DPLL0->EN == DPLL_EN_EN) { in dpllState()
694 && (DPLL0->EN != DPLL_EN_EN)) { in dpllState()
706 DPLL0->IF_CLR = DPLL_IF_LOCK | DPLL_IF_LOCKFAILLOW | DPLL_IF_LOCKFAILHIGH; in dpllState()
707 DPLL0->EN_SET = DPLL_EN_EN; in dpllState()
708 while ((DPLL0->IF & DPLL_IF_LOCK) == 0U) { in dpllState()
717 DPLL0->EN_SET = DPLL_EN_EN; in dpllState()
|
| D | em_cmu.c | 2385 if (DPLL0->EN == DPLL_EN_EN) { in CMU_HFRCODPLLBandSet()
2386 DPLL0->EN_CLR = DPLL_EN_EN; in CMU_HFRCODPLLBandSet()
2388 while (DPLL0->EN & DPLL_EN_DISABLING) { in CMU_HFRCODPLLBandSet()
2391 while ((DPLL0->STATUS & (DPLL_STATUS_ENS | DPLL_STATUS_RDY)) != 0UL) { in CMU_HFRCODPLLBandSet()
2522 restoreDpll = DPLL0->EN & _DPLL_EN_EN_MASK; in CMU_DPLLLock()
2525 DPLL0->EN_CLR = DPLL_EN_EN; in CMU_DPLLLock()
2527 while (DPLL0->EN & DPLL_EN_DISABLING) { in CMU_DPLLLock()
2530 while ((DPLL0->STATUS & (DPLL_STATUS_ENS | DPLL_STATUS_RDY)) != 0UL) { in CMU_DPLLLock()
2617 DPLL0->CFG1 = ((uint32_t)init->n << _DPLL_CFG1_N_SHIFT) in CMU_DPLLLock()
2632 DPLL0->CFG = ((init->autoRecover ? 1UL : 0UL) << _DPLL_CFG_AUTORECOVER_SHIFT) in CMU_DPLLLock()
[all …]
|
| /hal_silabs-3.5.0/gecko/Device/SiliconLabs/EFR32MG21/Source/IAR/ |
| D | startup_efr32mg21.s | 143 DCD DPLL0_IRQHandler ; 52: DPLL0 Interrupt
|
| /hal_silabs-3.5.0/gecko/emlib/inc/ |
| D | em_cmu.h | 1397 DPLL0->EN_CLR = DPLL_EN_EN; in CMU_DPLLUnlock()
1399 while ((DPLL0->EN & DPLL_EN_DISABLING) != 0U) { in CMU_DPLLUnlock()
|
| /hal_silabs-3.5.0/gecko/Device/SiliconLabs/EFR32MG21/Include/ |
| D | efr32mg21a010f1024im32.h | 870 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
| D | efr32mg21a010f512im32.h | 870 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
| D | efr32mg21a010f768im32.h | 870 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
| D | efr32mg21a020f1024im32.h | 872 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
| D | efr32mg21a020f512im32.h | 872 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
| D | efr32mg21a020f768im32.h | 872 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
| D | efr32mg21b010f1024im32.h | 870 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
| D | efr32mg21b010f768im32.h | 870 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
| D | efr32mg21b020f1024im32.h | 872 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
| D | efr32mg21b010f512im32.h | 870 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
| D | efr32mg21b020f512im32.h | 872 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
| D | efr32mg21b020f768im32.h | 872 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
| D | rm21z000f1024im32.h | 868 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
| /hal_silabs-3.5.0/gecko/Device/SiliconLabs/EFR32BG22/Include/ |
| D | efr32bg22c224f512im40.h | 913 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL… macro
|
| /hal_silabs-3.5.0/gecko/Device/SiliconLabs/EFR32BG27/Include/ |
| D | efr32bg27c230f768im32.h | 947 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base point… macro
|
| D | efr32bg27c230f768im40.h | 967 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base point… macro
|
| D | efr32bg27c140f768im32.h | 952 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base point… macro
|
| D | efr32bg27c140f768im40.h | 968 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base point… macro
|
| D | efr32bg27c320f768gj39.h | 953 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base point… macro
|
| /hal_silabs-3.5.0/gecko/Device/SiliconLabs/EFR32MG24/Include/ |
| D | efr32mg24b310f1536im48.h | 1018 #define DPLL0 ((DPLL_TypeDef *) DPLL0_BASE) /**< DPLL0 base po… macro
|
