Searched refs:SPC_DCDC_CFG_FREQ_CNTRL_MASK (Results 1 – 16 of 16) sorted by relevance
1199 reg &= ~(SPC_DCDC_CFG_FREQ_CNTRL_MASK | SPC_DCDC_CFG_FREQ_CNTRL_ON_MASK); in SPC_SetDCDCBurstConfig()
1436 reg &= ~(SPC_DCDC_CFG_FREQ_CNTRL_MASK | SPC_DCDC_CFG_FREQ_CNTRL_ON_MASK); in SPC_SetDCDCBurstConfig()
33856 #define SPC_DCDC_CFG_FREQ_CNTRL_MASK (0x3F00U) macro33859 … (((uint32_t)(((uint32_t)(x)) << SPC_DCDC_CFG_FREQ_CNTRL_SHIFT)) & SPC_DCDC_CFG_FREQ_CNTRL_MASK)
36025 #define SPC_DCDC_CFG_FREQ_CNTRL_MASK (0x3F00U) macro36028 … (((uint32_t)(((uint32_t)(x)) << SPC_DCDC_CFG_FREQ_CNTRL_SHIFT)) & SPC_DCDC_CFG_FREQ_CNTRL_MASK)
55134 #define SPC_DCDC_CFG_FREQ_CNTRL_MASK (0x3F00U) macro55137 … (((uint32_t)(((uint32_t)(x)) << SPC_DCDC_CFG_FREQ_CNTRL_SHIFT)) & SPC_DCDC_CFG_FREQ_CNTRL_MASK)
55092 #define SPC_DCDC_CFG_FREQ_CNTRL_MASK (0x3F00U) macro55095 … (((uint32_t)(((uint32_t)(x)) << SPC_DCDC_CFG_FREQ_CNTRL_SHIFT)) & SPC_DCDC_CFG_FREQ_CNTRL_MASK)
41012 #define SPC_DCDC_CFG_FREQ_CNTRL_MASK (0x3F00U) macro41015 … (((uint32_t)(((uint32_t)(x)) << SPC_DCDC_CFG_FREQ_CNTRL_SHIFT)) & SPC_DCDC_CFG_FREQ_CNTRL_MASK)
46202 #define SPC_DCDC_CFG_FREQ_CNTRL_MASK (0x3F00U) macro46205 … (((uint32_t)(((uint32_t)(x)) << SPC_DCDC_CFG_FREQ_CNTRL_SHIFT)) & SPC_DCDC_CFG_FREQ_CNTRL_MASK)
69440 #define SPC_DCDC_CFG_FREQ_CNTRL_MASK (0x3F00U) macro69443 … (((uint32_t)(((uint32_t)(x)) << SPC_DCDC_CFG_FREQ_CNTRL_SHIFT)) & SPC_DCDC_CFG_FREQ_CNTRL_MASK)
72106 #define SPC_DCDC_CFG_FREQ_CNTRL_MASK (0x3F00U) macro72109 … (((uint32_t)(((uint32_t)(x)) << SPC_DCDC_CFG_FREQ_CNTRL_SHIFT)) & SPC_DCDC_CFG_FREQ_CNTRL_MASK)
