Home
last modified time | relevance | path

Searched refs:SCT_DMAREQ0_DEV_4_MASK (Results 1 – 25 of 29) sorted by relevance

12

/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5536/
DLPC5536.h38545 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
38548 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5534/
DLPC5534.h38545 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
38548 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h39616 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
39619 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_cm33.h41243 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
41246 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_hifi1.h44364 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
44367 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
DMIMXRT735S_cm33_core1.h44424 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
44427 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
DMIMXRT735S_ezhv.h62618 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
62621 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
DMIMXRT735S_cm33_core0.h62302 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
62305 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h41242 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
41245 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S36/
DLPC55S36.h44246 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
44249 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core1.h47647 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
47650 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
DMIMXRT758S_hifi1.h47585 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
47588 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
DMIMXRT758S_cm33_core0.h65527 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
65530 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi1.h47585 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
47588 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
DMIMXRT798S_cm33_core1.h47647 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
47650 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
DMIMXRT798S_hifi4.h65442 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
65445 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
DMIMXRT798S_cm33_core0.h65527 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
65530 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN546/
DMCXN546_cm33_core0.h66871 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
66874 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
DMCXN546_cm33_core1.h66871 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
66874 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN547/
DMCXN547_cm33_core0.h66871 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
66874 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
DMCXN547_cm33_core1.h66871 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
66874 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN947/
DMCXN947_cm33_core1.h67618 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
67621 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
DMCXN947_cm33_core0.h67618 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
67621 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN946/
DMCXN946_cm33_core0.h67618 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
67621 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)
DMCXN946_cm33_core1.h67618 #define SCT_DMAREQ0_DEV_4_MASK (0x10U) macro
67621 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_4_SHIFT)) & SCT_DMAREQ0_DEV_4_MASK)

12