Home
last modified time | relevance | path

Searched refs:SCT_DMAREQ0_DEV_2_MASK (Results 1 – 25 of 29) sorted by relevance

12

/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5536/
DLPC5536.h38535 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
38538 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5534/
DLPC5534.h38535 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
38538 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h39606 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
39609 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_cm33.h41233 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
41236 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_hifi1.h44354 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
44357 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
DMIMXRT735S_cm33_core1.h44414 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
44417 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
DMIMXRT735S_ezhv.h62608 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
62611 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
DMIMXRT735S_cm33_core0.h62292 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
62295 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h41232 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
41235 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S36/
DLPC55S36.h44236 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
44239 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core1.h47637 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
47640 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
DMIMXRT758S_hifi1.h47575 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
47578 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
DMIMXRT758S_cm33_core0.h65517 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
65520 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi1.h47575 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
47578 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
DMIMXRT798S_cm33_core1.h47637 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
47640 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
DMIMXRT798S_hifi4.h65432 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
65435 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
DMIMXRT798S_cm33_core0.h65517 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
65520 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN546/
DMCXN546_cm33_core0.h66861 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
66864 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
DMCXN546_cm33_core1.h66861 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
66864 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN547/
DMCXN547_cm33_core0.h66861 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
66864 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
DMCXN547_cm33_core1.h66861 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
66864 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN947/
DMCXN947_cm33_core1.h67608 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
67611 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
DMCXN947_cm33_core0.h67608 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
67611 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN946/
DMCXN946_cm33_core0.h67608 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
67611 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)
DMCXN946_cm33_core1.h67608 #define SCT_DMAREQ0_DEV_2_MASK (0x4U) macro
67611 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_2_SHIFT)) & SCT_DMAREQ0_DEV_2_MASK)

12