Home
last modified time | relevance | path

Searched refs:SCT_DMAREQ0_DEV_10_MASK (Results 1 – 25 of 29) sorted by relevance

12

/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5536/
DLPC5536.h38575 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
38578 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5534/
DLPC5534.h38575 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
38578 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h39646 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
39649 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_cm33.h41273 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
41276 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_hifi1.h44394 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
44397 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
DMIMXRT735S_cm33_core1.h44454 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
44457 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
DMIMXRT735S_ezhv.h62648 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
62651 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
DMIMXRT735S_cm33_core0.h62332 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
62335 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h41272 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
41275 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S36/
DLPC55S36.h44276 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
44279 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core1.h47677 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
47680 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
DMIMXRT758S_hifi1.h47615 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
47618 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
DMIMXRT758S_cm33_core0.h65557 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
65560 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi1.h47615 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
47618 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
DMIMXRT798S_cm33_core1.h47677 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
47680 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
DMIMXRT798S_hifi4.h65472 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
65475 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
DMIMXRT798S_cm33_core0.h65557 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
65560 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN546/
DMCXN546_cm33_core0.h66901 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
66904 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
DMCXN546_cm33_core1.h66901 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
66904 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN547/
DMCXN547_cm33_core0.h66901 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
66904 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
DMCXN547_cm33_core1.h66901 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
66904 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN947/
DMCXN947_cm33_core1.h67648 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
67651 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
DMCXN947_cm33_core0.h67648 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
67651 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN946/
DMCXN946_cm33_core0.h67648 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
67651 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)
DMCXN946_cm33_core1.h67648 #define SCT_DMAREQ0_DEV_10_MASK (0x400U) macro
67651 … (((uint32_t)(((uint32_t)(x)) << SCT_DMAREQ0_DEV_10_SHIFT)) & SCT_DMAREQ0_DEV_10_MASK)

12