Home
last modified time | relevance | path

Searched refs:RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (Results 1 – 16 of 16) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/drivers/
Dfsl_reset.h76 kRSTCTL_SourceCpu0 = RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK, /*!< VDD2_COMP Core Reset */
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/drivers/
Dfsl_reset.h76 kRSTCTL_SourceCpu0 = RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK, /*!< VDD2_COMP Core Reset */
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/drivers/
Dfsl_reset.h76 kRSTCTL_SourceCpu0 = RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK, /*!< VDD2_COMP Core Reset */
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_hifi1.h41420 #define RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (0x10U) macro
41426 …2_t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CPU0_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK)
DMIMXRT735S_cm33_core1.h41480 #define RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (0x10U) macro
41486 …2_t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CPU0_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK)
DMIMXRT735S_ezhv.h59731 #define RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (0x10U) macro
59737 …2_t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CPU0_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK)
DMIMXRT735S_cm33_core0.h59295 #define RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (0x10U) macro
59301 …2_t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CPU0_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core1.h44703 #define RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (0x10U) macro
44709 …2_t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CPU0_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK)
DMIMXRT758S_hifi1.h44641 #define RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (0x10U) macro
44647 …2_t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CPU0_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK)
DMIMXRT758S_cm33_core0.h62520 #define RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (0x10U) macro
62526 …2_t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CPU0_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK)
DMIMXRT758S_ezhv.h62876 #define RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (0x10U) macro
62882 …2_t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CPU0_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi1.h44641 #define RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (0x10U) macro
44647 …2_t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CPU0_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK)
DMIMXRT798S_cm33_core1.h44703 #define RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (0x10U) macro
44709 …2_t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CPU0_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK)
DMIMXRT798S_hifi4.h62435 #define RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (0x10U) macro
62441 …2_t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CPU0_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK)
DMIMXRT798S_cm33_core0.h62520 #define RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (0x10U) macro
62526 …2_t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CPU0_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK)
DMIMXRT798S_ezhv.h62900 #define RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK (0x10U) macro
62906 …2_t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CPU0_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CPU0_RESET_MASK)