Home
last modified time | relevance | path

Searched refs:RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (Results 1 – 16 of 16) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/drivers/
Dfsl_reset.h86 … kRSTCTL_SourceCdog4 = RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK, /*!< Code WatchDog Timer 4 Reset */
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/drivers/
Dfsl_reset.h86 … kRSTCTL_SourceCdog4 = RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK, /*!< Code WatchDog Timer 4 Reset */
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/drivers/
Dfsl_reset.h86 … kRSTCTL_SourceCdog4 = RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK, /*!< Code WatchDog Timer 4 Reset */
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_hifi1.h41500 #define RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (0x4000U) macro
41506 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG4_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK)
DMIMXRT735S_cm33_core1.h41560 #define RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (0x4000U) macro
41566 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG4_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK)
DMIMXRT735S_ezhv.h59811 #define RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (0x4000U) macro
59817 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG4_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK)
DMIMXRT735S_cm33_core0.h59375 #define RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (0x4000U) macro
59381 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG4_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core1.h44783 #define RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (0x4000U) macro
44789 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG4_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK)
DMIMXRT758S_hifi1.h44721 #define RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (0x4000U) macro
44727 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG4_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK)
DMIMXRT758S_cm33_core0.h62600 #define RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (0x4000U) macro
62606 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG4_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK)
DMIMXRT758S_ezhv.h62956 #define RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (0x4000U) macro
62962 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG4_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi1.h44721 #define RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (0x4000U) macro
44727 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG4_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK)
DMIMXRT798S_cm33_core1.h44783 #define RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (0x4000U) macro
44789 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG4_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK)
DMIMXRT798S_hifi4.h62515 #define RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (0x4000U) macro
62521 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG4_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK)
DMIMXRT798S_cm33_core0.h62600 #define RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (0x4000U) macro
62606 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG4_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK)
DMIMXRT798S_ezhv.h62980 #define RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK (0x4000U) macro
62986 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG4_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG4_RESET_MASK)