Home
last modified time | relevance | path

Searched refs:RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (Results 1 – 16 of 16) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/drivers/
Dfsl_reset.h85 … kRSTCTL_SourceCdog3 = RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK, /*!< Code WatchDog Timer 3 Reset */
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/drivers/
Dfsl_reset.h85 … kRSTCTL_SourceCdog3 = RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK, /*!< Code WatchDog Timer 3 Reset */
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/drivers/
Dfsl_reset.h85 … kRSTCTL_SourceCdog3 = RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK, /*!< Code WatchDog Timer 3 Reset */
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_hifi1.h41492 #define RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (0x2000U) macro
41498 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG3_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK)
DMIMXRT735S_cm33_core1.h41552 #define RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (0x2000U) macro
41558 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG3_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK)
DMIMXRT735S_ezhv.h59803 #define RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (0x2000U) macro
59809 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG3_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK)
DMIMXRT735S_cm33_core0.h59367 #define RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (0x2000U) macro
59373 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG3_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core1.h44775 #define RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (0x2000U) macro
44781 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG3_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK)
DMIMXRT758S_hifi1.h44713 #define RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (0x2000U) macro
44719 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG3_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK)
DMIMXRT758S_cm33_core0.h62592 #define RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (0x2000U) macro
62598 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG3_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK)
DMIMXRT758S_ezhv.h62948 #define RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (0x2000U) macro
62954 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG3_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi1.h44713 #define RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (0x2000U) macro
44719 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG3_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK)
DMIMXRT798S_cm33_core1.h44775 #define RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (0x2000U) macro
44781 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG3_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK)
DMIMXRT798S_hifi4.h62507 #define RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (0x2000U) macro
62513 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG3_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK)
DMIMXRT798S_cm33_core0.h62592 #define RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (0x2000U) macro
62598 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG3_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK)
DMIMXRT798S_ezhv.h62972 #define RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK (0x2000U) macro
62978 …t)(((uint32_t)(x)) << RSTCTL3_SYSRSTSTAT_CDOG3_RESET_SHIFT)) & RSTCTL3_SYSRSTSTAT_CDOG3_RESET_MASK)