Home
last modified time | relevance | path

Searched refs:OSC_CR_OSCEN_MASK (Results 1 – 12 of 12) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MKE04Z1284/drivers/
Dfsl_clock.c26 …(OSC_CR_OSCOS_MASK | OSC_CR_HGO_MASK | OSC_CR_RANGE_MASK | OSC_CR_OSCEN_MASK | OSC_CR_OSCSTEN_MASK)
201 if ((OSC0->CR & OSC_CR_OSCEN_MASK) != 0U) in CLOCK_GetOsc0ErClkFreq()
462 if (((uint8_t)kOSC_ModeExt != config->workMode) && ((OSC0->CR & OSC_CR_OSCEN_MASK) != 0U)) in CLOCK_InitOsc0()
Dfsl_clock.h288 kOSC_Enable = OSC_CR_OSCEN_MASK, /*!< Enable. */
664 OSC0->CR |= (uint8_t)((OSC0->CR & (~(OSC_CR_OSCSTEN_MASK | OSC_CR_OSCEN_MASK))) | enable); in CLOCK_SetOsc0Enable()
/hal_nxp-latest/mcux/mcux-sdk/devices/MKE06Z4/drivers/
Dfsl_clock.c26 …(OSC_CR_OSCOS_MASK | OSC_CR_HGO_MASK | OSC_CR_RANGE_MASK | OSC_CR_OSCEN_MASK | OSC_CR_OSCSTEN_MASK)
201 if ((OSC0->CR & OSC_CR_OSCEN_MASK) != 0U) in CLOCK_GetOsc0ErClkFreq()
462 if (((uint8_t)kOSC_ModeExt != config->workMode) && ((OSC0->CR & OSC_CR_OSCEN_MASK) != 0U)) in CLOCK_InitOsc0()
Dfsl_clock.h288 kOSC_Enable = OSC_CR_OSCEN_MASK, /*!< Enable. */
659 OSC0->CR |= (uint8_t)((OSC0->CR & (~(OSC_CR_OSCSTEN_MASK | OSC_CR_OSCEN_MASK))) | enable); in CLOCK_SetOsc0Enable()
/hal_nxp-latest/mcux/mcux-sdk/devices/MKE04Z4/drivers/
Dfsl_clock.c26 …(OSC_CR_OSCOS_MASK | OSC_CR_HGO_MASK | OSC_CR_RANGE_MASK | OSC_CR_OSCEN_MASK | OSC_CR_OSCSTEN_MASK)
201 if ((OSC0->CR & OSC_CR_OSCEN_MASK) != 0U) in CLOCK_GetOsc0ErClkFreq()
462 if (((uint8_t)kOSC_ModeExt != config->workMode) && ((OSC0->CR & OSC_CR_OSCEN_MASK) != 0U)) in CLOCK_InitOsc0()
Dfsl_clock.h266 kOSC_Enable = OSC_CR_OSCEN_MASK, /*!< Enable. */
641 OSC0->CR |= (uint8_t)((OSC0->CR & (~(OSC_CR_OSCSTEN_MASK | OSC_CR_OSCEN_MASK))) | enable); in CLOCK_SetOsc0Enable()
/hal_nxp-latest/mcux/mcux-sdk/devices/MKE02Z4/drivers/
Dfsl_clock.c26 …(OSC_CR_OSCOS_MASK | OSC_CR_HGO_MASK | OSC_CR_RANGE_MASK | OSC_CR_OSCEN_MASK | OSC_CR_OSCSTEN_MASK)
199 if ((OSC0->CR & OSC_CR_OSCEN_MASK) != 0U) in CLOCK_GetOsc0ErClkFreq()
442 if (((uint8_t)kOSC_ModeExt != config->workMode) && ((OSC0->CR & OSC_CR_OSCEN_MASK) != 0U)) in CLOCK_InitOsc0()
Dfsl_clock.h266 kOSC_Enable = OSC_CR_OSCEN_MASK, /*!< Enable. */
630 OSC0->CR |= (uint8_t)((OSC0->CR & (~(OSC_CR_OSCSTEN_MASK | OSC_CR_OSCEN_MASK))) | enable); in CLOCK_SetOsc0Enable()
/hal_nxp-latest/mcux/mcux-sdk/devices/MKE04Z4/
DMKE04Z4.h3628 #define OSC_CR_OSCEN_MASK (0x80U) macro
3634 …x) (((uint8_t)(((uint8_t)(x)) << OSC_CR_OSCEN_SHIFT)) & OSC_CR_OSCEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKE02Z4/
DMKE02Z4.h3700 #define OSC_CR_OSCEN_MASK (0x80U) macro
3706 …x) (((uint8_t)(((uint8_t)(x)) << OSC_CR_OSCEN_SHIFT)) & OSC_CR_OSCEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKE04Z1284/
DMKE04Z1284.h3688 #define OSC_CR_OSCEN_MASK (0x80U) macro
3694 …x) (((uint8_t)(((uint8_t)(x)) << OSC_CR_OSCEN_SHIFT)) & OSC_CR_OSCEN_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MKE06Z4/
DMKE06Z4.h4462 #define OSC_CR_OSCEN_MASK (0x80U) macro
4468 …x) (((uint8_t)(((uint8_t)(x)) << OSC_CR_OSCEN_SHIFT)) & OSC_CR_OSCEN_MASK)