Searched refs:INPUTMUX_DMA1_REQ_ENABLE2_REQ84_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
34373 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ84_EN1_MASK (0x100000U) macro34379 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ84_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ84_EN1_MASK)
34343 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ84_EN1_MASK (0x100000U) macro34349 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ84_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ84_EN1_MASK)
44444 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ84_EN1_MASK (0x100000U) macro44450 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ84_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ84_EN1_MASK)
44871 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ84_EN1_MASK (0x100000U) macro44877 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ84_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ84_EN1_MASK)
