Searched refs:INPUTMUX_DMA1_REQ_ENABLE2_REQ83_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
34365 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ83_EN1_MASK (0x80000U) macro34371 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ83_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ83_EN1_MASK)
34335 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ83_EN1_MASK (0x80000U) macro34341 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ83_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ83_EN1_MASK)
44436 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ83_EN1_MASK (0x80000U) macro44442 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ83_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ83_EN1_MASK)
44863 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ83_EN1_MASK (0x80000U) macro44869 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ83_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ83_EN1_MASK)
