Searched refs:INPUTMUX_DMA1_REQ_ENABLE2_REQ68_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
34245 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ68_EN1_MASK (0x10U) macro34251 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ68_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ68_EN1_MASK)
34215 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ68_EN1_MASK (0x10U) macro34221 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ68_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ68_EN1_MASK)
44316 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ68_EN1_MASK (0x10U) macro44322 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ68_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ68_EN1_MASK)
44743 #define INPUTMUX_DMA1_REQ_ENABLE2_REQ68_EN1_MASK (0x10U) macro44749 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE2_REQ68_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE2_REQ68_EN1_MASK)
