Searched refs:INPUTMUX_DMA1_REQ_ENABLE1_REQ46_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
33619 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ46_EN1_MASK (0x4000U) macro33625 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ46_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ46_EN1_MASK)
33589 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ46_EN1_MASK (0x4000U) macro33595 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ46_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ46_EN1_MASK)
43690 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ46_EN1_MASK (0x4000U) macro43696 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ46_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ46_EN1_MASK)
44117 #define INPUTMUX_DMA1_REQ_ENABLE1_REQ46_EN1_MASK (0x4000U) macro44123 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE1_REQ46_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE1_REQ46_EN1_MASK)
