Searched refs:INPUTMUX_DMA1_REQ_ENABLE0_REQ8_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
33002 #define INPUTMUX_DMA1_REQ_ENABLE0_REQ8_EN1_MASK (0x100U) macro33008 …t32_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE0_REQ8_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE0_REQ8_EN1_MASK)
32972 #define INPUTMUX_DMA1_REQ_ENABLE0_REQ8_EN1_MASK (0x100U) macro32978 …t32_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE0_REQ8_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE0_REQ8_EN1_MASK)
42905 #define INPUTMUX_DMA1_REQ_ENABLE0_REQ8_EN1_MASK (0x100U) macro42911 …t32_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE0_REQ8_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE0_REQ8_EN1_MASK)
43332 #define INPUTMUX_DMA1_REQ_ENABLE0_REQ8_EN1_MASK (0x100U) macro43338 …t32_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE0_REQ8_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE0_REQ8_EN1_MASK)
