Searched refs:INPUTMUX_DMA1_REQ_ENABLE0_REQ18_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
33082 #define INPUTMUX_DMA1_REQ_ENABLE0_REQ18_EN1_MASK (0x40000U) macro33088 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE0_REQ18_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE0_REQ18_EN1_MASK)
33052 #define INPUTMUX_DMA1_REQ_ENABLE0_REQ18_EN1_MASK (0x40000U) macro33058 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE0_REQ18_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE0_REQ18_EN1_MASK)
42985 #define INPUTMUX_DMA1_REQ_ENABLE0_REQ18_EN1_MASK (0x40000U) macro42991 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE0_REQ18_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE0_REQ18_EN1_MASK)
43412 #define INPUTMUX_DMA1_REQ_ENABLE0_REQ18_EN1_MASK (0x40000U) macro43418 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE0_REQ18_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE0_REQ18_EN1_MASK)
