Searched refs:INPUTMUX_DMA1_REQ_ENABLE0_REQ15_EN1_MASK (Results 1 – 10 of 10) sorted by relevance
33058 #define INPUTMUX_DMA1_REQ_ENABLE0_REQ15_EN1_MASK (0x8000U) macro33064 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE0_REQ15_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE0_REQ15_EN1_MASK)
33028 #define INPUTMUX_DMA1_REQ_ENABLE0_REQ15_EN1_MASK (0x8000U) macro33034 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE0_REQ15_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE0_REQ15_EN1_MASK)
42961 #define INPUTMUX_DMA1_REQ_ENABLE0_REQ15_EN1_MASK (0x8000U) macro42967 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE0_REQ15_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE0_REQ15_EN1_MASK)
43388 #define INPUTMUX_DMA1_REQ_ENABLE0_REQ15_EN1_MASK (0x8000U) macro43394 …2_t)(x)) << INPUTMUX_DMA1_REQ_ENABLE0_REQ15_EN1_SHIFT)) & INPUTMUX_DMA1_REQ_ENABLE0_REQ15_EN1_MASK)
