Searched refs:INPUTMUX_DMA0_REQ_ENABLE3_REQ116_EN0_MASK (Results 1 – 10 of 10) sorted by relevance
32728 #define INPUTMUX_DMA0_REQ_ENABLE3_REQ116_EN0_MASK (0x100000U) macro32734 …t)(x)) << INPUTMUX_DMA0_REQ_ENABLE3_REQ116_EN0_SHIFT)) & INPUTMUX_DMA0_REQ_ENABLE3_REQ116_EN0_MASK)
32698 #define INPUTMUX_DMA0_REQ_ENABLE3_REQ116_EN0_MASK (0x100000U) macro32704 …t)(x)) << INPUTMUX_DMA0_REQ_ENABLE3_REQ116_EN0_SHIFT)) & INPUTMUX_DMA0_REQ_ENABLE3_REQ116_EN0_MASK)
42529 #define INPUTMUX_DMA0_REQ_ENABLE3_REQ116_EN0_MASK (0x100000U) macro42535 …t)(x)) << INPUTMUX_DMA0_REQ_ENABLE3_REQ116_EN0_SHIFT)) & INPUTMUX_DMA0_REQ_ENABLE3_REQ116_EN0_MASK)
42956 #define INPUTMUX_DMA0_REQ_ENABLE3_REQ116_EN0_MASK (0x100000U) macro42962 …t)(x)) << INPUTMUX_DMA0_REQ_ENABLE3_REQ116_EN0_SHIFT)) & INPUTMUX_DMA0_REQ_ENABLE3_REQ116_EN0_MASK)
