Searched refs:INPUTMUX_DMA0_REQ_ENABLE0_REQ7_EN0_MASK (Results 1 – 10 of 10) sorted by relevance
30867 #define INPUTMUX_DMA0_REQ_ENABLE0_REQ7_EN0_MASK (0x80U) macro30873 …t32_t)(x)) << INPUTMUX_DMA0_REQ_ENABLE0_REQ7_EN0_SHIFT)) & INPUTMUX_DMA0_REQ_ENABLE0_REQ7_EN0_MASK)
30837 #define INPUTMUX_DMA0_REQ_ENABLE0_REQ7_EN0_MASK (0x80U) macro30843 …t32_t)(x)) << INPUTMUX_DMA0_REQ_ENABLE0_REQ7_EN0_SHIFT)) & INPUTMUX_DMA0_REQ_ENABLE0_REQ7_EN0_MASK)
40276 #define INPUTMUX_DMA0_REQ_ENABLE0_REQ7_EN0_MASK (0x80U) macro40282 …t32_t)(x)) << INPUTMUX_DMA0_REQ_ENABLE0_REQ7_EN0_SHIFT)) & INPUTMUX_DMA0_REQ_ENABLE0_REQ7_EN0_MASK)
40703 #define INPUTMUX_DMA0_REQ_ENABLE0_REQ7_EN0_MASK (0x80U) macro40709 …t32_t)(x)) << INPUTMUX_DMA0_REQ_ENABLE0_REQ7_EN0_SHIFT)) & INPUTMUX_DMA0_REQ_ENABLE0_REQ7_EN0_MASK)
