Home
last modified time | relevance | path

Searched refs:I3C_MWMSG_DDR_CONTROL2_END_MASK (Results 1 – 25 of 49) sorted by relevance

12

/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA142/
DMCXA142.h14400 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
14406 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA143/
DMCXA143.h14400 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
14406 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA153/
DMCXA153.h14400 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
14406 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA152/
DMCXA152.h14400 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
14406 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA146/
DMCXA146.h17536 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
17542 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA145/
DMCXA145.h17536 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
17542 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA144/
DMCXA144.h17536 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
17542 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA156/
DMCXA156.h17540 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
17546 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA154/
DMCXA154.h17540 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
17546 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXA155/
DMCXA155.h17540 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
17546 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5536/
DLPC5536.h24052 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
24058 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5534/
DLPC5534.h24052 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
24058 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT735S/
DMIMXRT735S_hifi1.h26685 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
26691 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
DMIMXRT735S_cm33_core1.h26729 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
26735 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S36/
DLPC55S36.h24051 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
24057 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT758S/
DMIMXRT758S_cm33_core1.h26729 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
26735 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
DMIMXRT758S_hifi1.h26685 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
26691 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN236/
DMCXN236.h26509 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
26515 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN235/
DMCXN235.h26479 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
26485 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT798S/
DMIMXRT798S_hifi1.h26685 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
26691 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
DMIMXRT798S_cm33_core1.h26729 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
26735 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXW727C/
DMCXW727C_cm33_core0.h21207 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
21213 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
DMCXW727C_cm33_core1.h29519 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
29525 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN546/
DMCXN546_cm33_core0.h35337 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
35343 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MCXN547/
DMCXN547_cm33_core0.h35337 #define I3C_MWMSG_DDR_CONTROL2_END_MASK (0x4000U) macro
35343 …(uint32_t)(((uint32_t)(x)) << I3C_MWMSG_DDR_CONTROL2_END_SHIFT)) & I3C_MWMSG_DDR_CONTROL2_END_MASK)

12