Home
last modified time | relevance | path

Searched refs:SCG_VCCR_DIVCORE_MASK (Results 1 – 25 of 27) sorted by relevance

12

/hal_nxp-3.6.0/s32/drivers/s32k1/BaseNXP/header/
DS32K116_SCG.h201 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
204 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
DS32K118_SCG.h201 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
204 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
DS32K142W_SCG.h205 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
208 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
DS32K144_SCG.h205 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
208 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
DS32K144W_SCG.h205 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
208 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
DS32K142_SCG.h205 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
208 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
DS32K148_SCG.h205 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
208 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
DS32K146_SCG.h205 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
208 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/s32/drivers/s32k1/Mcu/src/
DClock_Ip_Divider.c537 RegValue &= ~SCG_VCCR_DIVCORE_MASK; in Clock_Ip_SetScgVlprDivcore_TrustedCall()
DClock_Ip_Specific.c789 …ividerConfigurations[DividerConfigIndex].Value = ((IP_SCG->VCCR & SCG_VCCR_DIVCORE_MASK) >> SCG_VC… in getCoreDividerConfig()
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/MKE14Z4/
DMKE14Z4.h9817 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
9837 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/MKE15Z4/
DMKE15Z4.h9819 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
9839 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/MKE12Z7/
DMKE12Z7.h12345 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
12365 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/MKE16Z4/
DMKE16Z4.h10656 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
10676 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/MKE13Z7/
DMKE13Z7.h12348 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
12368 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/MKE17Z7/
DMKE17Z7.h12351 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
12371 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/MKE15Z7/
DMKE15Z7.h12600 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
12620 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/MKE14Z7/
DMKE14Z7.h12597 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
12617 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/MKE14F16/
DMKE14F16.h15590 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
15610 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/K32L2A31A/
DK32L2A31A.h14110 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
14130 …G_VCCR_DIVCORE(x) (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/K32L2A41A/
DK32L2A41A.h14110 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
14130 …G_VCCR_DIVCORE(x) (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/MKE16F16/
DMKE16F16.h16590 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
16610 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/MKE18F16/
DMKE18F16.h16596 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
16616 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
/hal_nxp-3.6.0/mcux/mcux-sdk/devices/K32L3A60/
DK32L3A60_cm0plus.h15464 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
15484 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)
DK32L3A60_cm4.h15414 #define SCG_VCCR_DIVCORE_MASK (0xF0000U) macro
15434 … (((uint32_t)(((uint32_t)(x)) << SCG_VCCR_DIVCORE_SHIFT)) & SCG_VCCR_DIVCORE_MASK)

12