Searched refs:DR_REG_GPIO_BASE (Results 1 – 15 of 15) sorted by relevance
53 #define GPIO_BT_SELECT_REG (DR_REG_GPIO_BASE + 0x0)61 #define GPIO_OUT_REG (DR_REG_GPIO_BASE + 0x4)69 #define GPIO_OUT_W1TS_REG (DR_REG_GPIO_BASE + 0x8)77 #define GPIO_OUT_W1TC_REG (DR_REG_GPIO_BASE + 0xC)85 #define GPIO_OUT1_REG (DR_REG_GPIO_BASE + 0x10)93 #define GPIO_OUT1_W1TS_REG (DR_REG_GPIO_BASE + 0x14)101 #define GPIO_OUT1_W1TC_REG (DR_REG_GPIO_BASE + 0x18)109 #define GPIO_SDIO_SELECT_REG (DR_REG_GPIO_BASE + 0x1C)117 #define GPIO_ENABLE_REG (DR_REG_GPIO_BASE + 0x20)125 #define GPIO_ENABLE_W1TS_REG (DR_REG_GPIO_BASE + 0x24)[all …]
9 #define DR_REG_GPIO_BASE 0x60004000 macro
50 #define GPIO_BT_SELECT_REG (DR_REG_GPIO_BASE + 0x0)58 #define GPIO_OUT_REG (DR_REG_GPIO_BASE + 0x4)66 #define GPIO_OUT_W1TS_REG (DR_REG_GPIO_BASE + 0x8)74 #define GPIO_OUT_W1TC_REG (DR_REG_GPIO_BASE + 0xC)82 #define GPIO_OUT1_REG (DR_REG_GPIO_BASE + 0x10)90 #define GPIO_OUT1_W1TS_REG (DR_REG_GPIO_BASE + 0x14)98 #define GPIO_OUT1_W1TC_REG (DR_REG_GPIO_BASE + 0x18)106 #define GPIO_SDIO_SELECT_REG (DR_REG_GPIO_BASE + 0x1C)114 #define GPIO_ENABLE_REG (DR_REG_GPIO_BASE + 0x20)122 #define GPIO_ENABLE_W1TS_REG (DR_REG_GPIO_BASE + 0x24)[all …]
26 #define DR_REG_GPIO_BASE 0x3f404000 macro
18 #define GPIO_BT_SELECT_REG (DR_REG_GPIO_BASE + 0x0000)26 #define GPIO_OUT_REG (DR_REG_GPIO_BASE + 0x0004)34 #define GPIO_OUT_W1TS_REG (DR_REG_GPIO_BASE + 0x0008)42 #define GPIO_OUT_W1TC_REG (DR_REG_GPIO_BASE + 0x000c)50 #define GPIO_OUT1_REG (DR_REG_GPIO_BASE + 0x0010)58 #define GPIO_OUT1_W1TS_REG (DR_REG_GPIO_BASE + 0x0014)66 #define GPIO_OUT1_W1TC_REG (DR_REG_GPIO_BASE + 0x0018)74 #define GPIO_SDIO_SELECT_REG (DR_REG_GPIO_BASE + 0x001c)82 #define GPIO_ENABLE_REG (DR_REG_GPIO_BASE + 0x0020)90 #define GPIO_ENABLE_W1TS_REG (DR_REG_GPIO_BASE + 0x0024)[all …]
16 #define DR_REG_GPIO_BASE 0x3ff44000 macro
50 #define GPIO_BT_SELECT_REG (DR_REG_GPIO_BASE + 0x0)58 #define GPIO_OUT_REG (DR_REG_GPIO_BASE + 0x4)66 #define GPIO_OUT_W1TS_REG (DR_REG_GPIO_BASE + 0x8)74 #define GPIO_OUT_W1TC_REG (DR_REG_GPIO_BASE + 0xC)82 #define GPIO_SDIO_SELECT_REG (DR_REG_GPIO_BASE + 0x1C)90 #define GPIO_ENABLE_REG (DR_REG_GPIO_BASE + 0x20)98 #define GPIO_ENABLE_W1TS_REG (DR_REG_GPIO_BASE + 0x24)106 #define GPIO_ENABLE_W1TC_REG (DR_REG_GPIO_BASE + 0x28)114 #define GPIO_STRAP_REG (DR_REG_GPIO_BASE + 0x38)122 #define GPIO_IN_REG (DR_REG_GPIO_BASE + 0x3C)[all …]
23 #define DR_REG_GPIO_BASE 0x60004000 macro
17 #define GPIO_BT_SELECT_REG (DR_REG_GPIO_BASE + 0x0)29 #define GPIO_OUT_REG (DR_REG_GPIO_BASE + 0x4)41 #define GPIO_OUT_W1TS_REG (DR_REG_GPIO_BASE + 0x8)53 #define GPIO_OUT_W1TC_REG (DR_REG_GPIO_BASE + 0xc)65 #define GPIO_OUT1_REG (DR_REG_GPIO_BASE + 0x10)77 #define GPIO_OUT1_W1TS_REG (DR_REG_GPIO_BASE + 0x14)89 #define GPIO_OUT1_W1TC_REG (DR_REG_GPIO_BASE + 0x18)101 #define GPIO_SDIO_SELECT_REG (DR_REG_GPIO_BASE + 0x1c)113 #define GPIO_ENABLE_REG (DR_REG_GPIO_BASE + 0x20)125 #define GPIO_ENABLE_W1TS_REG (DR_REG_GPIO_BASE + 0x24)[all …]
47 #define DR_REG_GPIO_BASE 0x60091000 macro
17 #define GPIO_BT_SELECT_REG (DR_REG_GPIO_BASE + 0x0)29 #define GPIO_OUT_REG (DR_REG_GPIO_BASE + 0x4)41 #define GPIO_OUT_W1TS_REG (DR_REG_GPIO_BASE + 0x8)53 #define GPIO_OUT_W1TC_REG (DR_REG_GPIO_BASE + 0xc)65 #define GPIO_SDIO_SELECT_REG (DR_REG_GPIO_BASE + 0x1c)77 #define GPIO_ENABLE_REG (DR_REG_GPIO_BASE + 0x20)89 #define GPIO_ENABLE_W1TS_REG (DR_REG_GPIO_BASE + 0x24)101 #define GPIO_ENABLE_W1TC_REG (DR_REG_GPIO_BASE + 0x28)113 #define GPIO_STRAP_REG (DR_REG_GPIO_BASE + 0x38)125 #define GPIO_IN_REG (DR_REG_GPIO_BASE + 0x3c)[all …]
20 #define DR_REG_GPIO_BASE 0x60004000 macro
42 #define DR_REG_GPIO_BASE 0x60091000 macro
132 #define N_REGS_IOMUX_3() (((GPIO_PIN34_REG - DR_REG_GPIO_BASE) / 4) + 1) in sleep_sys_periph_iomux_retention_init()137 #define N_REGS_IOMUX_3() (((GPIO_PIN31_REG - DR_REG_GPIO_BASE) / 4) + 1) in sleep_sys_periph_iomux_retention_init()143 … REGDMA_LINK_CONTINUOUS_INIT(REGDMA_IOMUX_LINK(0x03), DR_REG_GPIO_BASE, DR_REG_GPIO_BASE… in sleep_sys_periph_iomux_retention_init()
