Searched refs:deep_slp (Results 1 – 10 of 10) sorted by relevance
86 … (!cfg.deep_slp && cfg.xtal_fpu) ? RTC_CNTL_BIASSLP_SLEEP_ON : RTC_CNTL_BIASSLP_SLEEP_DEFAULT); in rtc_sleep_init()89 … (!cfg.deep_slp && cfg.xtal_fpu) ? RTC_CNTL_PD_CUR_SLEEP_ON : RTC_CNTL_PD_CUR_SLEEP_DEFAULT); in rtc_sleep_init()90 if (cfg.deep_slp) { in rtc_sleep_init()
95 … (!cfg.deep_slp && cfg.xtal_fpu) ? RTC_CNTL_BIASSLP_SLEEP_ON : RTC_CNTL_BIASSLP_SLEEP_DEFAULT); in rtc_sleep_init()98 … (!cfg.deep_slp && cfg.xtal_fpu) ? RTC_CNTL_PD_CUR_SLEEP_ON : RTC_CNTL_PD_CUR_SLEEP_DEFAULT); in rtc_sleep_init()99 if (cfg.deep_slp) { in rtc_sleep_init()
102 … (!cfg.deep_slp && cfg.xtal_fpu) ? RTC_CNTL_BIASSLP_SLEEP_ON : RTC_CNTL_BIASSLP_SLEEP_DEFAULT); in rtc_sleep_init()105 … (!cfg.deep_slp && cfg.xtal_fpu) ? RTC_CNTL_PD_CUR_SLEEP_ON : RTC_CNTL_PD_CUR_SLEEP_DEFAULT); in rtc_sleep_init()106 if (cfg.deep_slp) { in rtc_sleep_init()
498 uint32_t deep_slp : 1; //!< power down digital domain member528 .deep_slp = ((sleep_flags) & RTC_SLEEP_PD_DIG) ? 1 : 0, \
667 uint32_t deep_slp : 1; //!< power down digital domain member696 .deep_slp = ((sleep_flags) & RTC_SLEEP_PD_DIG) ? 1 : 0, \
642 uint32_t deep_slp : 1; //!< power down digital domain member674 .deep_slp = ((sleep_flags) & RTC_SLEEP_PD_DIG) ? 1 : 0, \
649 uint32_t deep_slp : 1; //!< power down digital domain member681 .deep_slp = ((sleep_flags) & RTC_SLEEP_PD_DIG) ? 1 : 0, \
658 uint32_t deep_slp : 1; //!< power down digital domain member690 .deep_slp = ((sleep_flags) & RTC_SLEEP_PD_DIG) ? 1 : 0, \
163 if (cfg.deep_slp) { in rtc_sleep_init()
190 if (cfg.deep_slp) { in rtc_sleep_init()
