Home
last modified time | relevance | path

Searched refs:gpio_base (Results 1 – 12 of 12) sorted by relevance

/Zephyr-latest/drivers/gpio/
Dgpio_numaker.c40 GPIO_T *gpio_base = (GPIO_T *)config->reg; in gpio_numaker_configure() local
58 GPIO_SetMode(gpio_base, pinMask, GPIO_MODE_INPUT); in gpio_numaker_configure()
61 GPIO_SetMode(gpio_base, pinMask, GPIO_MODE_OUTPUT); in gpio_numaker_configure()
64 GPIO_SetMode(gpio_base, pinMask, GPIO_MODE_QUASI); in gpio_numaker_configure()
72 GPIO_SetMode(gpio_base, pinMask, GPIO_MODE_OPEN_DRAIN); in gpio_numaker_configure()
87 GPIO_SetPullCtl(gpio_base, pinMask, GPIO_PUSEL_PULL_UP); in gpio_numaker_configure()
89 GPIO_SetPullCtl(gpio_base, pinMask, GPIO_PUSEL_PULL_DOWN); in gpio_numaker_configure()
91 GPIO_SetPullCtl(gpio_base, pinMask, GPIO_PUSEL_DISABLE); in gpio_numaker_configure()
96 gpio_base->DOUT |= pinMask; in gpio_numaker_configure()
98 gpio_base->DOUT &= ~pinMask; in gpio_numaker_configure()
[all …]
Dgpio_mcux.c23 GPIO_Type *gpio_base; member
39 GPIO_Type *gpio_base = config->gpio_base; in gpio_mcux_configure() local
66 gpio_base->PDDR &= ~BIT(pin); in gpio_mcux_configure()
70 gpio_base->PSOR = BIT(pin); in gpio_mcux_configure()
72 gpio_base->PCOR = BIT(pin); in gpio_mcux_configure()
74 gpio_base->PDDR |= BIT(pin); in gpio_mcux_configure()
130 GPIO_Type *gpio_base = config->gpio_base; in gpio_mcux_port_get_raw() local
132 *value = gpio_base->PDIR; in gpio_mcux_port_get_raw()
142 GPIO_Type *gpio_base = config->gpio_base; in gpio_mcux_port_set_masked_raw() local
144 gpio_base->PDOR = (gpio_base->PDOR & ~mask) | (mask & value); in gpio_mcux_port_set_masked_raw()
[all …]
Dgpio_rv32m1.c25 GPIO_Type *gpio_base; member
80 GPIO_Type *gpio_base = config->gpio_base; in gpio_rv32m1_configure() local
118 gpio_base->PDDR &= ~BIT(pin); in gpio_rv32m1_configure()
122 gpio_base->PSOR = BIT(pin); in gpio_rv32m1_configure()
124 gpio_base->PCOR = BIT(pin); in gpio_rv32m1_configure()
126 gpio_base->PDDR |= BIT(pin); in gpio_rv32m1_configure()
166 GPIO_Type *gpio_base = config->gpio_base; in gpio_rv32m1_port_get_raw() local
168 *value = gpio_base->PDIR; in gpio_rv32m1_port_get_raw()
178 GPIO_Type *gpio_base = config->gpio_base; in gpio_rv32m1_port_set_masked_raw() local
180 gpio_base->PDOR = (gpio_base->PDOR & ~mask) | (mask & value); in gpio_rv32m1_port_set_masked_raw()
[all …]
Dgpio_mcux_lpc.c42 GPIO_Type *gpio_base; member
67 GPIO_Type *gpio_base = config->gpio_base; in gpio_mcux_lpc_configure() local
161 gpio_base->SET[port] = BIT(pin); in gpio_mcux_lpc_configure()
165 gpio_base->CLR[port] = BIT(pin); in gpio_mcux_lpc_configure()
169 WRITE_BIT(gpio_base->DIR[port], pin, flags & GPIO_OUTPUT); in gpio_mcux_lpc_configure()
178 GPIO_Type *gpio_base = config->gpio_base; in gpio_mcux_lpc_port_get_raw() local
180 *value = gpio_base->PIN[config->port_no]; in gpio_mcux_lpc_port_get_raw()
190 GPIO_Type *gpio_base = config->gpio_base; in gpio_mcux_lpc_port_set_masked_raw() local
194 gpio_base->MASK[port] = ~mask; in gpio_mcux_lpc_port_set_masked_raw()
195 gpio_base->MPIN[port] = value; in gpio_mcux_lpc_port_set_masked_raw()
[all …]
Dgpio_esp32.c76 gpio_dev_t *const gpio_base; member
171 gpio_ll_od_enable(cfg->gpio_base, io_pin); in gpio_esp32_config()
178 gpio_ll_od_disable(cfg->gpio_base, io_pin); in gpio_esp32_config()
229 gpio_ll_set_drive_capability(cfg->gpio_base, in gpio_esp32_config()
241 gpio_ll_set_drive_capability(cfg->gpio_base, in gpio_esp32_config()
261 gpio_ll_set_level(cfg->gpio_base, io_pin, 1); in gpio_esp32_config()
263 gpio_ll_set_level(cfg->gpio_base, io_pin, 0); in gpio_esp32_config()
420 gpio_ll_clear_intr_status(cfg->gpio_base, BIT(pin)); in gpio_esp32_pin_interrupt_configure()
422 gpio_ll_clear_intr_status_high(cfg->gpio_base, BIT(pin)); in gpio_esp32_pin_interrupt_configure()
425 gpio_ll_set_intr_type(cfg->gpio_base, io_pin, intr_trig_mode); in gpio_esp32_pin_interrupt_configure()
[all …]
Dgpio_rp1.c69 mem_addr_t gpio_base; member
83 sys_clear_bits(GPIO_CTRL(data->gpio_base, pin), GPIO_CTRL_OEOVER_MASK); in gpio_rp1_pin_configure()
84 sys_set_bits(GPIO_CTRL(data->gpio_base, pin), GPIO_CTRL_OEOVER_PERI); in gpio_rp1_pin_configure()
86 sys_clear_bits(GPIO_CTRL(data->gpio_base, pin), GPIO_CTRL_OUTOVER_MASK); in gpio_rp1_pin_configure()
87 sys_set_bits(GPIO_CTRL(data->gpio_base, pin), GPIO_CTRL_OUTOVER_PERI); in gpio_rp1_pin_configure()
89 sys_clear_bits(GPIO_CTRL(data->gpio_base, pin), GPIO_CTRL_FUNCSEL_MASK); in gpio_rp1_pin_configure()
90 sys_set_bits(GPIO_CTRL(data->gpio_base, pin), GPIO_CTRL_FUNCSEL_RIO); in gpio_rp1_pin_configure()
200 data->gpio_base = DEVICE_MMIO_NAMED_GET(port, reg_base) + config->gpio_offset; in gpio_rp1_init()
Dgpio_mchp_xec.c250 __IO uint32_t *gpio_base = GPIO_OUT_BASE(config); in gpio_xec_port_set_masked_raw() local
252 *gpio_base = (*gpio_base & ~mask) | (mask & value); in gpio_xec_port_set_masked_raw()
262 __IO uint32_t *gpio_base = GPIO_OUT_BASE(config); in gpio_xec_port_set_bits_raw() local
264 *gpio_base |= mask; in gpio_xec_port_set_bits_raw()
275 __IO uint32_t *gpio_base = GPIO_OUT_BASE(config); in gpio_xec_port_clear_bits_raw() local
277 *gpio_base &= ~mask; in gpio_xec_port_clear_bits_raw()
287 __IO uint32_t *gpio_base = GPIO_OUT_BASE(config); in gpio_xec_port_toggle_bits() local
289 *gpio_base ^= mask; in gpio_xec_port_toggle_bits()
299 __IO uint32_t *gpio_base = GPIO_IN_BASE(config); in gpio_xec_port_get_raw() local
301 *value = *gpio_base; in gpio_xec_port_get_raw()
Dgpio_lpc11u6x.c85 uint32_t gpio_base; member
110 (config->shared->gpio_base + LPC11U6X_GPIO_REGS); in gpio_lpc11u6x_pin_configure()
191 (config->shared->gpio_base + LPC11U6X_GPIO_REGS); in gpio_lpc11u6x_port_get_raw()
204 (config->shared->gpio_base + LPC11U6X_GPIO_REGS); in gpio_lpc11u6x_port_set_masked_raw()
227 (config->shared->gpio_base + LPC11U6X_GPIO_REGS); in gpio_lpc11u6x_port_set_bits_raw()
239 (config->shared->gpio_base + LPC11U6X_GPIO_REGS); in gpio_lpc11u6x_port_clear_bits_raw()
251 (config->shared->gpio_base + LPC11U6X_GPIO_REGS); in gpio_lpc11u6x_port_toggle_bits()
327 (config->shared->gpio_base + LPC11U6X_PINT_REGS); in gpio_lpc11u6x_pin_interrupt_configure()
428 (shared->gpio_base + LPC11U6X_PINT_REGS); in gpio_lpc11u6x_isr()
505 .gpio_base = DT_INST_REG_ADDR_BY_IDX(0, 0),
Dgpio_nxp_s32.c33 #define GPIO_READ(r) sys_read16(config->gpio_base + (r))
34 #define GPIO_WRITE(r, v) sys_write16((v), config->gpio_base + (r))
56 mem_addr_t gpio_base; member
577 .gpio_base = DT_INST_REG_ADDR_BY_NAME(n, pgpdo), \
Dgpio_b91.c21 ((const struct gpio_b91_config *)dev->config)->gpio_base)
81 uint32_t gpio_base; member
547 .gpio_base = DT_INST_REG_ADDR(n), \
/Zephyr-latest/drivers/pinctrl/
Dpinctrl_esp32.c79 gpio_dev_t *const gpio_base = (gpio_dev_t *)DT_REG_ADDR(DT_NODELABEL(gpio0)); in esp32_pin_apply_config() local
146 gpio_ll_od_enable(gpio_base, io_pin); in esp32_pin_apply_config()
148 gpio_ll_od_disable(gpio_base, io_pin); in esp32_pin_apply_config()
153 gpio_ll_set_level(gpio_base, io_pin, 1); in esp32_pin_apply_config()
155 gpio_ll_set_level(gpio_base, io_pin, 0); in esp32_pin_apply_config()
Dpinctrl_ite_it8xxx2.c359 struct gpio_it8xxx2_regs *const gpio_base = GPIO_IT8XXX2_REG_BASE; local
366 gpio_base->GPIO_GCR &= ~IT8XXX2_GPIO_LPCRSTEN;
388 gpio_base->GPIO_GCR7 &= ~(IT8XXX2_GPIO_SMB2PS |