1 /*-----------------------------------------------------------------------------
2 * Name: CV_CoreFunc.c
3 * Purpose: CMSIS CORE validation tests implementation
4 *-----------------------------------------------------------------------------
5 * Copyright (c) 2017 ARM Limited. All rights reserved.
6 *----------------------------------------------------------------------------*/
7
8 #include "CV_Framework.h"
9 #include "cmsis_cv.h"
10
11 /*-----------------------------------------------------------------------------
12 * Test implementation
13 *----------------------------------------------------------------------------*/
14
15 /*-----------------------------------------------------------------------------
16 * Test cases
17 *----------------------------------------------------------------------------*/
18
19 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_IRQ(void)20 void TC_CoreAFunc_IRQ(void) {
21 uint32_t orig = __get_CPSR();
22
23 __enable_irq();
24 uint32_t cpsr = __get_CPSR();
25 ASSERT_TRUE((cpsr & CPSR_I_Msk) == 0U);
26
27 __disable_irq();
28 cpsr = __get_CPSR();
29 ASSERT_TRUE((cpsr & CPSR_I_Msk) == CPSR_I_Msk);
30
31 __set_CPSR(orig);
32 }
33
34 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_FaultIRQ(void)35 void TC_CoreAFunc_FaultIRQ(void) {
36 uint32_t orig = __get_CPSR();
37
38 __enable_fault_irq();
39 uint32_t cpsr = __get_CPSR();
40 ASSERT_TRUE((cpsr & CPSR_F_Msk) == 0U);
41
42 __disable_fault_irq();
43 cpsr = __get_CPSR();
44 ASSERT_TRUE((cpsr & CPSR_F_Msk) == CPSR_F_Msk);
45
46 __set_CPSR(orig);
47 }
48
49 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_FPSCR(void)50 void TC_CoreAFunc_FPSCR(void) {
51
52 volatile float f1 = 47.11f;
53 volatile float f2 = 8.15f;
54 volatile float f3 = f1 / f2;
55
56 uint32_t fpscr = __get_FPSCR();
57 __set_FPSCR(fpscr);
58
59 ASSERT_TRUE(fpscr == __get_FPSCR());
60 ASSERT_TRUE((f3 < 5.781f) && (f3 > 5.780f));
61 }
62
63 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
64 #if defined(__CC_ARM)
65 #define __SUBS(Rd, Rm, Rn) __ASM volatile("SUBS " # Rd ", " # Rm ", " # Rn)
66 #define __ADDS(Rd, Rm, Rn) __ASM volatile("ADDS " # Rd ", " # Rm ", " # Rn)
67 #elif defined( __GNUC__ ) && defined(__thumb__)
68 #define __SUBS(Rd, Rm, Rn) __ASM volatile("SUB %0, %1, %2" : "=r"(Rd) : "r"(Rm), "r"(Rn))
69 #define __ADDS(Rd, Rm, Rn) __ASM volatile("ADD %0, %1, %2" : "=r"(Rd) : "r"(Rm), "r"(Rn))
70 #else
71 #define __SUBS(Rd, Rm, Rn) __ASM volatile("SUBS %0, %1, %2" : "=r"(Rd) : "r"(Rm), "r"(Rn))
72 #define __ADDS(Rd, Rm, Rn) __ASM volatile("ADDS %0, %1, %2" : "=r"(Rd) : "r"(Rm), "r"(Rn))
73 #endif
74
TC_CoreAFunc_CPSR(void)75 void TC_CoreAFunc_CPSR(void) {
76 uint32_t result;
77
78 uint32_t cpsr = __get_CPSR();
79 __set_CPSR(cpsr & CPSR_M_Msk);
80
81 // Check negative flag
82 int32_t Rm = 5;
83 int32_t Rn = 7;
84 __SUBS(Rm, Rm, Rn);
85 result = __get_CPSR();
86 ASSERT_TRUE((result & CPSR_N_Msk) == CPSR_N_Msk);
87
88 // Check zero and compare flag
89 Rm = 5;
90 __SUBS(Rm, Rm, Rm);
91 result = __get_CPSR();
92 ASSERT_TRUE((result & CPSR_Z_Msk) == CPSR_Z_Msk);
93 ASSERT_TRUE((result & CPSR_C_Msk) == CPSR_C_Msk);
94
95 // Check overflow flag
96 Rm = 5;
97 Rn = INT32_MAX;
98 __ADDS(Rm, Rm, Rn);
99 result = __get_CPSR();
100 ASSERT_TRUE((result & CPSR_V_Msk) == CPSR_V_Msk);
101 }
102
103 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_Mode(void)104 void TC_CoreAFunc_Mode(void) {
105 uint32_t mode = __get_mode();
106 __set_mode(mode);
107
108 ASSERT_TRUE(mode == __get_mode());
109 }
110
111 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_FPEXC(void)112 void TC_CoreAFunc_FPEXC(void) {
113 uint32_t fpexc = __get_FPEXC();
114 __set_FPEXC(fpexc);
115
116 ASSERT_TRUE(fpexc == __get_FPEXC());
117 }
118
119 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_ACTLR(void)120 void TC_CoreAFunc_ACTLR(void) {
121 uint32_t actlr = __get_ACTLR();
122 __set_ACTLR(actlr);
123
124 ASSERT_TRUE(actlr == __get_ACTLR());
125 }
126
127 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_CPACR(void)128 void TC_CoreAFunc_CPACR(void) {
129 uint32_t cpacr = __get_CPACR();
130 __set_CPACR(cpacr);
131
132 ASSERT_TRUE(cpacr == __get_CPACR());
133 }
134
135 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_DFSR(void)136 void TC_CoreAFunc_DFSR(void) {
137 uint32_t dfsr = __get_DFSR();
138 __set_DFSR(dfsr);
139
140 ASSERT_TRUE(dfsr == __get_DFSR());
141 }
142
143 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_IFSR(void)144 void TC_CoreAFunc_IFSR(void) {
145 uint32_t ifsr = __get_IFSR();
146 __set_IFSR(ifsr);
147
148 ASSERT_TRUE(ifsr == __get_IFSR());
149 }
150
151 /*0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_ISR(void)152 void TC_CoreAFunc_ISR(void) {
153 uint32_t isr = __get_ISR();
154
155 ASSERT_TRUE(isr == __get_ISR());
156 }
157
158 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_CBAR(void)159 void TC_CoreAFunc_CBAR(void) {
160 uint32_t cbar = __get_CBAR();
161
162 ASSERT_TRUE(cbar == __get_CBAR());
163 }
164
165 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_TTBR0(void)166 void TC_CoreAFunc_TTBR0(void) {
167 uint32_t ttbr0 = __get_TTBR0();
168 __set_TTBR0(ttbr0);
169
170 ASSERT_TRUE(ttbr0 == __get_TTBR0());
171 }
172
173 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_DACR(void)174 void TC_CoreAFunc_DACR(void) {
175 uint32_t dacr = __get_DACR();
176 __set_DACR(dacr);
177
178 ASSERT_TRUE(dacr == __get_DACR());
179 }
180
181 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_SCTLR(void)182 void TC_CoreAFunc_SCTLR(void) {
183 uint32_t sctlr = __get_SCTLR();
184 __set_SCTLR(sctlr);
185
186 ASSERT_TRUE(sctlr == __get_SCTLR());
187 }
188
189 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_MPIDR(void)190 void TC_CoreAFunc_MPIDR(void) {
191 uint32_t mpidr = __get_MPIDR();
192
193 ASSERT_TRUE(mpidr == __get_MPIDR());
194 }
195
196 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
197 static uint8_t vectorRAM[32U] __attribute__((aligned(32U)));
198
TC_CoreAFunc_VBAR(void)199 void TC_CoreAFunc_VBAR(void) {
200 uint32_t vbar = __get_VBAR();
201
202 memcpy(vectorRAM, (void*)vbar, sizeof(vectorRAM));
203
204 __set_VBAR((uint32_t)vectorRAM);
205 ASSERT_TRUE(((uint32_t)vectorRAM) == __get_VBAR());
206
207 __set_VBAR(vbar);
208 }
209
210 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
TC_CoreAFunc_MVBAR(void)211 void TC_CoreAFunc_MVBAR(void) {
212 uint32_t mvbar = __get_MVBAR();
213
214 memcpy(vectorRAM, (void*)mvbar, sizeof(vectorRAM));
215
216 __set_MVBAR((uint32_t)vectorRAM);
217 ASSERT_TRUE(((uint32_t)vectorRAM) == __get_MVBAR());
218
219 __set_MVBAR(mvbar);
220 }
221
222 /*=======0=========1=========2=========3=========4=========5=========6=========7=========8=========9=========0=========1====*/
223
224 #define STRINGIFYx(x) #x
225 #define STRINGIFY(x) STRINGIFYx(x)
226
TC_CoreAFunc_FPU_Enable(void)227 void TC_CoreAFunc_FPU_Enable(void) {
228 uint32_t fpexc = __get_FPEXC();
229 __set_FPEXC(fpexc & ~0x40000000ul); // disable FPU
230
231 fpexc = __get_FPEXC();
232 ASSERT_TRUE((fpexc & 0x40000000ul) == 0x00000000ul);
233
234 uint32_t cparc;
235 __get_CP(15, 0, cparc, 1, 0, 2);
236
237 cparc &= ~0x00F00000ul;
238 __set_CP(15, 0, cparc, 1, 0, 2); // disable FPU access
239
240 __get_CP(15, 0, cparc, 1, 0, 2);
241 ASSERT_TRUE((cparc & 0x00F00000ul) == 0x00000000ul);
242
243 __FPU_Enable();
244
245 __get_CP(15, 0, cparc, 1, 0, 2);
246 ASSERT_TRUE((cparc & 0x00F00000ul) == 0x00F00000ul);
247
248 fpexc = __get_FPEXC();
249 ASSERT_TRUE((fpexc & 0x40000000ul) == 0x40000000ul);
250 }
251
