Lines Matching refs:AHB5PERIPH_BASE_NS
3060 #define AHB5PERIPH_BASE_NS (PERIPH_BASE_NS + 0x08020000UL) macro
3245 #define HPDMA1_BASE_NS (AHB5PERIPH_BASE_NS + 0x0000UL)
3262 #define DMA2D_BASE_NS (AHB5PERIPH_BASE_NS + 0x1000UL)
3263 #define JPEG_BASE_NS (AHB5PERIPH_BASE_NS + 0x3000UL)
3264 #define FMC_R_BASE_NS (AHB5PERIPH_BASE_NS + 0x4000UL)
3270 #define XSPI1_BASE_NS (AHB5PERIPH_BASE_NS + 0x5000UL)
3271 #define PSSI_BASE_NS (AHB5PERIPH_BASE_NS + 0x6400UL)
3272 #define SDMMC2_BASE_NS (AHB5PERIPH_BASE_NS + 0x6800UL)
3273 #define DLYB_SDMMC2_BASE_NS (AHB5PERIPH_BASE_NS + 0x6C00UL)
3274 #define SDMMC1_BASE_NS (AHB5PERIPH_BASE_NS + 0x7000UL)
3275 #define DLYB_SDMMC1_BASE_NS (AHB5PERIPH_BASE_NS + 0x8000UL)
3276 #define DCMI_BASE_NS (AHB5PERIPH_BASE_NS + 0x8400UL)
3277 #define XSPI2_BASE_NS (AHB5PERIPH_BASE_NS + 0xA000UL)
3278 #define XSPIM_BASE_NS (AHB5PERIPH_BASE_NS + 0xB400UL)
3279 #define MCE1_BASE_NS (AHB5PERIPH_BASE_NS + 0xB800UL)
3286 #define MCE2_BASE_NS (AHB5PERIPH_BASE_NS + 0xBC00UL)
3293 #define MCE3_BASE_NS (AHB5PERIPH_BASE_NS + 0xC000UL)
3300 #define MCE4_BASE_NS (AHB5PERIPH_BASE_NS + 0xE000UL)
3307 #define XSPI3_BASE_NS (AHB5PERIPH_BASE_NS + 0xD000UL)
3308 #define GFXMMU_BASE_NS (AHB5PERIPH_BASE_NS + 0x010000UL)
3309 #define GPU2D_BASE_NS (AHB5PERIPH_BASE_NS + 0x014000UL)
3310 #define GPUCACHE_BASE_NS (AHB5PERIPH_BASE_NS + 0x015000UL)
3311 #define ICACHE_BASE_NS (AHB5PERIPH_BASE_NS + 0x015000UL)
3312 #define ETH1_BASE_NS (AHB5PERIPH_BASE_NS + 0x016000UL)
3314 #define USB1_HS_PHYC_BASE_NS (AHB5PERIPH_BASE_NS + 0x01FC00UL)
3315 #define USB2_HS_PHYC_BASE_NS (AHB5PERIPH_BASE_NS + 0x0A0000UL)
3316 #define USB1_OTG_HS_BASE_NS (AHB5PERIPH_BASE_NS + 0x020000UL)
3317 #define USB2_OTG_HS_BASE_NS (AHB5PERIPH_BASE_NS + 0x060000UL)
3318 #define CACHEAXI_BASE_NS (AHB5PERIPH_BASE_NS + 0x0BFC00UL)
3319 #define NPU_BASE_NS (AHB5PERIPH_BASE_NS + 0x0C0000UL)