Lines Matching refs:APBPERIPH_BASE
362 #define APBPERIPH_BASE (PERIPH_BASE + 0x00040000UL) /*!< APB Base Address */ macro
392 #define WDT_BASE (APBPERIPH_BASE + 0x00000UL)
393 #define RTC_BASE (APBPERIPH_BASE + 0x01000UL)
394 #define EADC0_BASE (APBPERIPH_BASE + 0x03000UL)
395 #define ACMP01_BASE (APBPERIPH_BASE + 0x05000UL)
396 #define OPA_BASE (APBPERIPH_BASE + 0x06000UL)
397 #define DAC_BASE (APBPERIPH_BASE + 0x07000UL)
398 #define OTG_BASE (APBPERIPH_BASE + 0x0D000UL)
399 #define TIMER01_BASE (APBPERIPH_BASE + 0x10000UL)
400 #define TIMER0_BASE (APBPERIPH_BASE + 0x10000UL)
401 #define TIMER1_BASE (APBPERIPH_BASE + 0x10100UL)
402 #define TIMER23_BASE (APBPERIPH_BASE + 0x11000UL)
403 #define TIMER2_BASE (APBPERIPH_BASE + 0x11000UL)
404 #define TIMER3_BASE (APBPERIPH_BASE + 0x11100UL)
405 #define EPWM0_BASE (APBPERIPH_BASE + 0x18000UL)
406 #define EPWM1_BASE (APBPERIPH_BASE + 0x19000UL)
407 #define PWM0_BASE (APBPERIPH_BASE + 0x1C000UL)
408 #define PWM1_BASE (APBPERIPH_BASE + 0x1D000UL)
409 #define QSPI0_BASE (APBPERIPH_BASE + 0x20000UL)
410 #define SPI0_BASE (APBPERIPH_BASE + 0x21000UL)
411 #define SPI1_BASE (APBPERIPH_BASE + 0x22000UL)
412 #define SPI2_BASE (APBPERIPH_BASE + 0x23000UL)
413 #define SPI3_BASE (APBPERIPH_BASE + 0x24000UL)
414 #define UART0_BASE (APBPERIPH_BASE + 0x30000UL)
415 #define UART1_BASE (APBPERIPH_BASE + 0x31000UL)
416 #define UART2_BASE (APBPERIPH_BASE + 0x32000UL)
417 #define UART3_BASE (APBPERIPH_BASE + 0x33000UL)
418 #define UART4_BASE (APBPERIPH_BASE + 0x34000UL)
419 #define UART5_BASE (APBPERIPH_BASE + 0x35000UL)
420 #define UART6_BASE (APBPERIPH_BASE + 0x36000UL)
421 #define UART7_BASE (APBPERIPH_BASE + 0x37000UL)
422 #define I2C0_BASE (APBPERIPH_BASE + 0x40000UL)
423 #define I2C1_BASE (APBPERIPH_BASE + 0x41000UL)
424 #define I2C2_BASE (APBPERIPH_BASE + 0x42000UL)
425 #define I2C3_BASE (APBPERIPH_BASE + 0x43000UL)
426 #define WWDT_BASE (APBPERIPH_BASE + 0x56000UL)
427 #define EQEI0_BASE (APBPERIPH_BASE + 0x70000UL)
428 #define EQEI1_BASE (APBPERIPH_BASE + 0x71000UL)
429 #define ECAP0_BASE (APBPERIPH_BASE + 0x74000UL)
430 #define ECAP1_BASE (APBPERIPH_BASE + 0x75000UL)
431 #define TRNG_BASE (APBPERIPH_BASE + 0x79000UL)
432 #define USBD_BASE (APBPERIPH_BASE + 0x80000UL)
433 #define TK_BASE (APBPERIPH_BASE + 0x84000UL)
434 #define UTCPD_BASE (APBPERIPH_BASE + 0x86000UL)
435 #define UTCPD0_BASE (APBPERIPH_BASE + 0x86000UL)
436 #define UTCPD1_BASE (APBPERIPH_BASE + 0x86000UL)
437 #define ACMP2_BASE (APBPERIPH_BASE + 0x89000UL)
438 #define USCI0_BASE (APBPERIPH_BASE + 0x90000UL)
439 #define USCI1_BASE (APBPERIPH_BASE + 0x91000UL)
440 #define LPUART0_BASE (APBPERIPH_BASE + 0xA0000UL)
441 #define LPSPI0_BASE (APBPERIPH_BASE + 0xA1000UL)
442 #define LPI2C0_BASE (APBPERIPH_BASE + 0xA2000UL)
443 #define LPADC0_BASE (APBPERIPH_BASE + 0xA3000UL)
444 #define LPTMR01_BASE (APBPERIPH_BASE + 0xA4000UL)
445 #define TTMR01_BASE (APBPERIPH_BASE + 0xA5000UL)