Lines Matching full:fifo_depth
92 if (IS_ENABLED(CONFIG_UART_RA_SCI_UART_FIFO_ENABLE) && data->sci.fifo_depth > 0 in uart_ra_sci_poll_in()
100 *c = IS_ENABLED(CONFIG_UART_RA_SCI_UART_FIFO_ENABLE) && data->sci.fifo_depth > 0 in uart_ra_sci_poll_in()
113 if (data->sci.fifo_depth > 0) { in uart_ra_sci_poll_out()
133 if (data->sci.fifo_depth > 0) { in uart_ra_sci_err_check()
307 if (data->sci.fifo_depth != 0) { in uart_ra_sci_fifo_fill()
308 while ((size - num_tx > 0) && cfg->regs->FDR_b.T < data->sci.fifo_depth) { in uart_ra_sci_fifo_fill()
332 if (data->sci.fifo_depth != 0) { in uart_ra_sci_fifo_read()
356 if (data->sci.fifo_depth != 0) { in uart_ra_sci_irq_tx_enable()
381 if (data->sci.fifo_depth != 0) { in uart_ra_sci_irq_tx_ready()
406 if (data->sci.fifo_depth != 0) { in uart_ra_sci_irq_rx_enable()
430 if (data->sci.fifo_depth != 0) { in uart_ra_sci_irq_rx_ready()
464 if (data->sci.fifo_depth != 0) { in uart_ra_sci_irq_is_pending()
494 if (data->sci.fifo_depth != 0) { in uart_ra_sci_irq_update()
636 if (data->sci.fifo_depth != 0) { in async_rx_disable()
676 while (IS_ENABLED(CONFIG_UART_RA_SCI_UART_FIFO_ENABLE) && data->sci.fifo_depth in disable_tx()
741 if (data->sci.fifo_depth) { in uart_ra_sci_async_rx_enable()