Searched refs:RREG32_PCIE_PORT (Results 1 – 16 of 16) sorted by relevance
1268 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_get_pcie_lanes()1317 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_set_pcie_lanes()1579 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()1624 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable()1644 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()1648 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()1674 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()1695 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()1700 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()1761 orig = data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in si_program_aspm()[all …]
1607 #define RREG32_PCIE_PORT(reg) adev->pciep_rreg(adev, (reg)) macro
6189 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in si_get_current_pcie_speed()
2046 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()2049 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()2062 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2075 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2079 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2083 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2087 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_pcie_gen2_enable()2092 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in rv770_pcie_gen2_enable()
56 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()60 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()65 if (!(RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE)) in rv6xx_force_pcie_gen1()70 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_force_pcie_gen1()79 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv6xx_enable_pcie_gen2_support()93 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & ~LC_HW_VOLTAGE_IF_CONTROL_MASK; in rv6xx_enable_bif_dynamic_pcie_gen2()105 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK; in rv6xx_enable_l0s()114 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL); in rv6xx_enable_l1()126 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK; in rv6xx_enable_pll_sleep_in_l1()
6244 orig = data = RREG32_PCIE_PORT(PCIE_CNTL2); in cik_enable_bif_mgls()9528 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cik_pcie_gen3_enable()9569 tmp = RREG32_PCIE_PORT(PCIE_LC_STATUS1); in cik_pcie_gen3_enable()9574 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in cik_pcie_gen3_enable()9595 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in cik_pcie_gen3_enable()9599 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in cik_pcie_gen3_enable()9627 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in cik_pcie_gen3_enable()9649 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cik_pcie_gen3_enable()9654 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cik_pcie_gen3_enable()9677 orig = data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in cik_program_aspm()[all …]
7111 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()7157 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable()7178 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()7182 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()7210 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()7232 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()7237 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()7256 orig = data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in si_program_aspm()7262 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL3); in si_program_aspm()7272 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in si_program_aspm()[all …]
4439 link_width_cntl = RREG32_PCIE_PORT(RADEON_PCIE_LC_LINK_WIDTH_CNTL); in r600_set_pcie_lanes()4464 link_width_cntl = RREG32_PCIE_PORT(RADEON_PCIE_LC_LINK_WIDTH_CNTL); in r600_get_pcie_lanes()4511 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4524 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()4527 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()4540 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4575 training_cntl = RREG32_PCIE_PORT(PCIE_LC_TRAINING_CNTL); in r600_pcie_gen2_enable()4579 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4584 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in r600_pcie_gen2_enable()4589 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in r600_pcie_gen2_enable()
5342 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()5353 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable()5357 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()5361 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()5365 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()5369 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in evergreen_pcie_gen2_enable()5374 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_pcie_gen2_enable()5438 pcie_lc_cntl = pcie_lc_cntl_old = RREG32_PCIE_PORT(PCIE_LC_CNTL); in evergreen_program_aspm()5504 data = orig = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in evergreen_program_aspm()
75 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_enable_bif_dynamic_pcie_gen2()96 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L0S_INACTIVITY_MASK; in rv770_enable_l0s()105 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL); in rv770_enable_l1()117 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL) & ~LC_L1_INACTIVITY_MASK; in rv770_enable_pll_sleep_in_l1()1610 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in rv770_get_pcie_gen2_status()
55 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_enable_bif_dynamic_pcie_gen2()309 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_pcie_performance_request()337 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in cypress_advertise_gen2_capability()
1338 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in btc_enable_bif_dynamic_pcie_gen2()
3442 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in ni_advertise_gen2_capability()3462 tmp = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in ni_enable_bif_dynamic_pcie_gen2()
2534 #define RREG32_PCIE_PORT(reg) rdev->pciep_rreg(rdev, (reg)) macro
4815 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in ci_get_current_pcie_speed()4825 link_width = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL) & LC_LINK_WIDTH_RD_MASK; in ci_get_current_pcie_lane_number()
5735 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL) & LC_CURRENT_DATA_RATE_MASK; in si_get_current_pcie_speed()
