Lines Matching refs:RREG32_PCIE_PORT
1268 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_get_pcie_lanes()
1317 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_set_pcie_lanes()
1579 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
1624 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_pcie_gen3_enable()
1644 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
1648 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
1674 tmp = RREG32_PCIE_PORT(PCIE_LC_CNTL4); in si_pcie_gen3_enable()
1695 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
1700 speed_cntl = RREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL); in si_pcie_gen3_enable()
1761 orig = data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in si_program_aspm()
1767 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL3); in si_program_aspm()
1777 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in si_program_aspm()
1857 orig = data = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); in si_program_aspm()
1891 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL2); in si_program_aspm()
1941 data = RREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL); in si_program_aspm()
1945 orig = data = RREG32_PCIE_PORT(PCIE_LC_CNTL); in si_program_aspm()