1/* 2 * Copyright (c) 2022, NXP 3 * SPDX-License-Identifier: Apache-2.0 4 * 5 * Note: File generated by rt_cfg_utils.py 6 * from configuration data for MIMXRT1062CVJ5A 7 */ 8 9/* 10 * SOC level pinctrl defintions 11 * These definitions define SOC level defaults for each pin, 12 * and select the pinmux for the pin. Pinmux entries are a tuple of: 13 * <mux_register mux_mode input_register input_daisy config_register> 14 * the mux_register and input_daisy reside in the IOMUXC peripheral, and 15 * the pinctrl driver will write the mux_mode and input_daisy values into 16 * each register, respectively. The config_register is used to configure 17 * the pin based on the devicetree properties set 18 */ 19 20/* 21 * NOTE: file fixup performed by rt_fixup_pinmux.py 22 * to correct missing daisy register values 23 */ 24 25&iomuxc { 26 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_acmp1_in4: IOMUXC_GPIO_AD_B0_00_ACMP1_IN4 { 27 pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>; 28 }; 29 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_00_FLEXPWM2_PWMA3 { 30 pinmux = <0x401f80bc 0 0x401f8474 2 0x401f82ac>; 31 }; 32 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpio1_io00: IOMUXC_GPIO_AD_B0_00_GPIO1_IO00 { 33 pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>; 34 gpr = <0x400ac068 0x0 0x0>; 35 }; 36 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpio6_io00: IOMUXC_GPIO_AD_B0_00_GPIO6_IO00 { 37 pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>; 38 gpr = <0x400ac068 0x0 0x1>; 39 }; 40 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_lpi2c1_scls: IOMUXC_GPIO_AD_B0_00_LPI2C1_SCLS { 41 pinmux = <0x401f80bc 4 0x0 0 0x401f82ac>; 42 }; 43 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_lpspi3_sck: IOMUXC_GPIO_AD_B0_00_LPSPI3_SCK { 44 pinmux = <0x401f80bc 7 0x401f8510 0 0x401f82ac>; 45 }; 46 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_ref_32k_out: IOMUXC_GPIO_AD_B0_00_REF_32K_OUT { 47 pinmux = <0x401f80bc 2 0x0 0 0x401f82ac>; 48 }; 49 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_usb_otg2_id: IOMUXC_GPIO_AD_B0_00_USB_OTG2_ID { 50 pinmux = <0x401f80bc 3 0x401f83f8 0 0x401f82ac>; 51 }; 52 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_usdhc1_reset_b: IOMUXC_GPIO_AD_B0_00_USDHC1_RESET_B { 53 pinmux = <0x401f80bc 6 0x0 0 0x401f82ac>; 54 }; 55 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_xbar1_xbar_in14: IOMUXC_GPIO_AD_B0_00_XBAR1_XBAR_IN14 { 56 pinmux = <0x401f80bc 1 0x401f8644 0 0x401f82ac>; 57 gpr = <0x400ac018 0x1a 0x0>; 58 }; 59 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_xbar1_xbar_inout14: IOMUXC_GPIO_AD_B0_00_XBAR1_XBAR_INOUT14 { 60 pinmux = <0x401f80bc 1 0x401f8644 0 0x401f82ac>; 61 gpr = <0x400ac018 0x1a 0x0>; 62 }; 63 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_acmp2_in4: IOMUXC_GPIO_AD_B0_01_ACMP2_IN4 { 64 pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>; 65 }; 66 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_ewm_out_b: IOMUXC_GPIO_AD_B0_01_EWM_OUT_B { 67 pinmux = <0x401f80c0 6 0x0 0 0x401f82b0>; 68 }; 69 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_flexpwm2_pwmb3: IOMUXC_GPIO_AD_B0_01_FLEXPWM2_PWMB3 { 70 pinmux = <0x401f80c0 0 0x401f8484 2 0x401f82b0>; 71 }; 72 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpio1_io01: IOMUXC_GPIO_AD_B0_01_GPIO1_IO01 { 73 pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>; 74 gpr = <0x400ac068 0x1 0x0>; 75 }; 76 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpio6_io01: IOMUXC_GPIO_AD_B0_01_GPIO6_IO01 { 77 pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>; 78 gpr = <0x400ac068 0x1 0x1>; 79 }; 80 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_lpi2c1_sdas: IOMUXC_GPIO_AD_B0_01_LPI2C1_SDAS { 81 pinmux = <0x401f80c0 4 0x0 0 0x401f82b0>; 82 }; 83 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_lpspi3_sdo: IOMUXC_GPIO_AD_B0_01_LPSPI3_SDO { 84 pinmux = <0x401f80c0 7 0x401f8518 0 0x401f82b0>; 85 }; 86 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_ref_24m_out: IOMUXC_GPIO_AD_B0_01_REF_24M_OUT { 87 pinmux = <0x401f80c0 2 0x0 0 0x401f82b0>; 88 }; 89 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_usb_otg1_id: IOMUXC_GPIO_AD_B0_01_USB_OTG1_ID { 90 pinmux = <0x401f80c0 3 0x401f83f4 0 0x401f82b0>; 91 }; 92 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_xbar1_xbar_in15: IOMUXC_GPIO_AD_B0_01_XBAR1_XBAR_IN15 { 93 pinmux = <0x401f80c0 1 0x401f8648 0 0x401f82b0>; 94 gpr = <0x400ac018 0x1b 0x0>; 95 }; 96 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_xbar1_xbar_inout15: IOMUXC_GPIO_AD_B0_01_XBAR1_XBAR_INOUT15 { 97 pinmux = <0x401f80c0 1 0x401f8648 0 0x401f82b0>; 98 gpr = <0x400ac018 0x1b 0x0>; 99 }; 100 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_acmp3_in4: IOMUXC_GPIO_AD_B0_02_ACMP3_IN4 { 101 pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>; 102 }; 103 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_flexcan2_tx: IOMUXC_GPIO_AD_B0_02_FLEXCAN2_TX { 104 pinmux = <0x401f80c4 0 0x0 0 0x401f82b4>; 105 }; 106 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_flexpwm1_pwmx0: IOMUXC_GPIO_AD_B0_02_FLEXPWM1_PWMX0 { 107 pinmux = <0x401f80c4 4 0x0 0 0x401f82b4>; 108 }; 109 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpio1_io02: IOMUXC_GPIO_AD_B0_02_GPIO1_IO02 { 110 pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>; 111 gpr = <0x400ac068 0x2 0x0>; 112 }; 113 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpio6_io02: IOMUXC_GPIO_AD_B0_02_GPIO6_IO02 { 114 pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>; 115 gpr = <0x400ac068 0x2 0x1>; 116 }; 117 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpi2c1_hreq: IOMUXC_GPIO_AD_B0_02_LPI2C1_HREQ { 118 pinmux = <0x401f80c4 6 0x0 0 0x401f82b4>; 119 }; 120 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpspi3_sdi: IOMUXC_GPIO_AD_B0_02_LPSPI3_SDI { 121 pinmux = <0x401f80c4 7 0x401f8514 0 0x401f82b4>; 122 }; 123 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpuart6_tx: IOMUXC_GPIO_AD_B0_02_LPUART6_TX { 124 pinmux = <0x401f80c4 2 0x401f8554 1 0x401f82b4>; 125 }; 126 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_usb_otg1_pwr: IOMUXC_GPIO_AD_B0_02_USB_OTG1_PWR { 127 pinmux = <0x401f80c4 3 0x0 0 0x401f82b4>; 128 }; 129 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_xbar1_xbar_in16: IOMUXC_GPIO_AD_B0_02_XBAR1_XBAR_IN16 { 130 pinmux = <0x401f80c4 1 0x401f864c 0 0x401f82b4>; 131 gpr = <0x400ac018 0x1c 0x0>; 132 }; 133 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_xbar1_xbar_inout16: IOMUXC_GPIO_AD_B0_02_XBAR1_XBAR_INOUT16 { 134 pinmux = <0x401f80c4 1 0x401f864c 0 0x401f82b4>; 135 gpr = <0x400ac018 0x1c 0x0>; 136 }; 137 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_acmp4_in4: IOMUXC_GPIO_AD_B0_03_ACMP4_IN4 { 138 pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>; 139 }; 140 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_flexcan2_rx: IOMUXC_GPIO_AD_B0_03_FLEXCAN2_RX { 141 pinmux = <0x401f80c8 0 0x401f8450 1 0x401f82b8>; 142 }; 143 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_flexpwm1_pwmx1: IOMUXC_GPIO_AD_B0_03_FLEXPWM1_PWMX1 { 144 pinmux = <0x401f80c8 4 0x0 0 0x401f82b8>; 145 }; 146 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_gpio1_io03: IOMUXC_GPIO_AD_B0_03_GPIO1_IO03 { 147 pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>; 148 gpr = <0x400ac068 0x3 0x0>; 149 }; 150 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_gpio6_io03: IOMUXC_GPIO_AD_B0_03_GPIO6_IO03 { 151 pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>; 152 gpr = <0x400ac068 0x3 0x1>; 153 }; 154 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_lpspi3_pcs0: IOMUXC_GPIO_AD_B0_03_LPSPI3_PCS0 { 155 pinmux = <0x401f80c8 7 0x401f850c 0 0x401f82b8>; 156 }; 157 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_lpuart6_rx: IOMUXC_GPIO_AD_B0_03_LPUART6_RX { 158 pinmux = <0x401f80c8 2 0x401f8550 1 0x401f82b8>; 159 }; 160 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_ref_24m_out: IOMUXC_GPIO_AD_B0_03_REF_24M_OUT { 161 pinmux = <0x401f80c8 6 0x0 0 0x401f82b8>; 162 }; 163 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usb_otg1_oc: IOMUXC_GPIO_AD_B0_03_USB_OTG1_OC { 164 pinmux = <0x401f80c8 3 0x401f85d0 0 0x401f82b8>; 165 }; 166 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_xbar1_xbar_in17: IOMUXC_GPIO_AD_B0_03_XBAR1_XBAR_IN17 { 167 pinmux = <0x401f80c8 1 0x401f862c 1 0x401f82b8>; 168 gpr = <0x400ac018 0x1d 0x0>; 169 }; 170 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_xbar1_xbar_inout17: IOMUXC_GPIO_AD_B0_03_XBAR1_XBAR_INOUT17 { 171 pinmux = <0x401f80c8 1 0x401f862c 1 0x401f82b8>; 172 gpr = <0x400ac018 0x1d 0x0>; 173 }; 174 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_csi_data09: IOMUXC_GPIO_AD_B0_04_CSI_DATA09 { 175 pinmux = <0x401f80cc 4 0x401f841c 1 0x401f82bc>; 176 }; 177 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_enet_tx_data3: IOMUXC_GPIO_AD_B0_04_ENET_TX_DATA3 { 178 pinmux = <0x401f80cc 2 0x0 0 0x401f82bc>; 179 }; 180 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_gpio1_io04: IOMUXC_GPIO_AD_B0_04_GPIO1_IO04 { 181 pinmux = <0x401f80cc 5 0x0 0 0x401f82bc>; 182 gpr = <0x400ac068 0x4 0x0>; 183 }; 184 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_gpio6_io04: IOMUXC_GPIO_AD_B0_04_GPIO6_IO04 { 185 pinmux = <0x401f80cc 5 0x0 0 0x401f82bc>; 186 gpr = <0x400ac068 0x4 0x1>; 187 }; 188 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_lpspi3_pcs1: IOMUXC_GPIO_AD_B0_04_LPSPI3_PCS1 { 189 pinmux = <0x401f80cc 7 0x0 0 0x401f82bc>; 190 }; 191 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_mqs_right: IOMUXC_GPIO_AD_B0_04_MQS_RIGHT { 192 pinmux = <0x401f80cc 1 0x0 0 0x401f82bc>; 193 }; 194 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_pit_trigger0: IOMUXC_GPIO_AD_B0_04_PIT_TRIGGER0 { 195 pinmux = <0x401f80cc 6 0x0 0 0x401f82bc>; 196 }; 197 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_sai2_tx_sync: IOMUXC_GPIO_AD_B0_04_SAI2_TX_SYNC { 198 pinmux = <0x401f80cc 3 0x401f85c4 1 0x401f82bc>; 199 }; 200 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_src_boot_mode0: IOMUXC_GPIO_AD_B0_04_SRC_BOOT_MODE0 { 201 pinmux = <0x401f80cc 0 0x0 0 0x401f82bc>; 202 }; 203 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_csi_data08: IOMUXC_GPIO_AD_B0_05_CSI_DATA08 { 204 pinmux = <0x401f80d0 4 0x401f8418 1 0x401f82c0>; 205 }; 206 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_enet_tx_data2: IOMUXC_GPIO_AD_B0_05_ENET_TX_DATA2 { 207 pinmux = <0x401f80d0 2 0x0 0 0x401f82c0>; 208 }; 209 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_gpio1_io05: IOMUXC_GPIO_AD_B0_05_GPIO1_IO05 { 210 pinmux = <0x401f80d0 5 0x0 0 0x401f82c0>; 211 gpr = <0x400ac068 0x5 0x0>; 212 }; 213 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_gpio6_io05: IOMUXC_GPIO_AD_B0_05_GPIO6_IO05 { 214 pinmux = <0x401f80d0 5 0x0 0 0x401f82c0>; 215 gpr = <0x400ac068 0x5 0x1>; 216 }; 217 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_lpspi3_pcs2: IOMUXC_GPIO_AD_B0_05_LPSPI3_PCS2 { 218 pinmux = <0x401f80d0 7 0x0 0 0x401f82c0>; 219 }; 220 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_mqs_left: IOMUXC_GPIO_AD_B0_05_MQS_LEFT { 221 pinmux = <0x401f80d0 1 0x0 0 0x401f82c0>; 222 }; 223 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_sai2_tx_bclk: IOMUXC_GPIO_AD_B0_05_SAI2_TX_BCLK { 224 pinmux = <0x401f80d0 3 0x401f85c0 1 0x401f82c0>; 225 }; 226 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_src_boot_mode1: IOMUXC_GPIO_AD_B0_05_SRC_BOOT_MODE1 { 227 pinmux = <0x401f80d0 0 0x0 0 0x401f82c0>; 228 }; 229 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_xbar1_xbar_in17: IOMUXC_GPIO_AD_B0_05_XBAR1_XBAR_IN17 { 230 pinmux = <0x401f80d0 6 0x401f862c 2 0x401f82c0>; 231 gpr = <0x400ac018 0x1d 0x0>; 232 }; 233 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_xbar1_xbar_inout17: IOMUXC_GPIO_AD_B0_05_XBAR1_XBAR_INOUT17 { 234 pinmux = <0x401f80d0 6 0x401f862c 2 0x401f82c0>; 235 gpr = <0x400ac018 0x1d 0x0>; 236 }; 237 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_csi_data07: IOMUXC_GPIO_AD_B0_06_CSI_DATA07 { 238 pinmux = <0x401f80d4 4 0x401f8414 1 0x401f82c4>; 239 }; 240 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_enet_rx_clk: IOMUXC_GPIO_AD_B0_06_ENET_RX_CLK { 241 pinmux = <0x401f80d4 2 0x0 0 0x401f82c4>; 242 }; 243 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpio1_io06: IOMUXC_GPIO_AD_B0_06_GPIO1_IO06 { 244 pinmux = <0x401f80d4 5 0x0 0 0x401f82c4>; 245 gpr = <0x400ac068 0x6 0x0>; 246 }; 247 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpio6_io06: IOMUXC_GPIO_AD_B0_06_GPIO6_IO06 { 248 pinmux = <0x401f80d4 5 0x0 0 0x401f82c4>; 249 gpr = <0x400ac068 0x6 0x1>; 250 }; 251 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpt2_compare1: IOMUXC_GPIO_AD_B0_06_GPT2_COMPARE1 { 252 pinmux = <0x401f80d4 1 0x0 0 0x401f82c4>; 253 }; 254 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_jtag_tms: IOMUXC_GPIO_AD_B0_06_JTAG_TMS { 255 pinmux = <0x401f80d4 0 0x0 0 0x401f82c4>; 256 }; 257 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_lpspi3_pcs3: IOMUXC_GPIO_AD_B0_06_LPSPI3_PCS3 { 258 pinmux = <0x401f80d4 7 0x0 0 0x401f82c4>; 259 }; 260 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_sai2_rx_bclk: IOMUXC_GPIO_AD_B0_06_SAI2_RX_BCLK { 261 pinmux = <0x401f80d4 3 0x401f85b4 1 0x401f82c4>; 262 }; 263 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_xbar1_xbar_in18: IOMUXC_GPIO_AD_B0_06_XBAR1_XBAR_IN18 { 264 pinmux = <0x401f80d4 6 0x401f8630 1 0x401f82c4>; 265 gpr = <0x400ac018 0x1e 0x0>; 266 }; 267 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_xbar1_xbar_inout18: IOMUXC_GPIO_AD_B0_06_XBAR1_XBAR_INOUT18 { 268 pinmux = <0x401f80d4 6 0x401f8630 1 0x401f82c4>; 269 gpr = <0x400ac018 0x1e 0x0>; 270 }; 271 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_csi_data06: IOMUXC_GPIO_AD_B0_07_CSI_DATA06 { 272 pinmux = <0x401f80d8 4 0x401f8410 1 0x401f82c8>; 273 }; 274 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_enet_1588_event3_out: IOMUXC_GPIO_AD_B0_07_ENET_1588_EVENT3_OUT { 275 pinmux = <0x401f80d8 7 0x0 0 0x401f82c8>; 276 }; 277 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_enet_tx_er: IOMUXC_GPIO_AD_B0_07_ENET_TX_ER { 278 pinmux = <0x401f80d8 2 0x0 0 0x401f82c8>; 279 }; 280 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpio1_io07: IOMUXC_GPIO_AD_B0_07_GPIO1_IO07 { 281 pinmux = <0x401f80d8 5 0x0 0 0x401f82c8>; 282 gpr = <0x400ac068 0x7 0x0>; 283 }; 284 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpio6_io07: IOMUXC_GPIO_AD_B0_07_GPIO6_IO07 { 285 pinmux = <0x401f80d8 5 0x0 0 0x401f82c8>; 286 gpr = <0x400ac068 0x7 0x1>; 287 }; 288 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpt2_compare2: IOMUXC_GPIO_AD_B0_07_GPT2_COMPARE2 { 289 pinmux = <0x401f80d8 1 0x0 0 0x401f82c8>; 290 }; 291 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_jtag_tck: IOMUXC_GPIO_AD_B0_07_JTAG_TCK { 292 pinmux = <0x401f80d8 0 0x0 0 0x401f82c8>; 293 }; 294 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_sai2_rx_sync: IOMUXC_GPIO_AD_B0_07_SAI2_RX_SYNC { 295 pinmux = <0x401f80d8 3 0x401f85bc 1 0x401f82c8>; 296 }; 297 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_xbar1_xbar_in19: IOMUXC_GPIO_AD_B0_07_XBAR1_XBAR_IN19 { 298 pinmux = <0x401f80d8 6 0x401f8654 1 0x401f82c8>; 299 gpr = <0x400ac018 0x1f 0x0>; 300 }; 301 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_xbar1_xbar_inout19: IOMUXC_GPIO_AD_B0_07_XBAR1_XBAR_INOUT19 { 302 pinmux = <0x401f80d8 6 0x401f8654 1 0x401f82c8>; 303 gpr = <0x400ac018 0x1f 0x0>; 304 }; 305 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_csi_data05: IOMUXC_GPIO_AD_B0_08_CSI_DATA05 { 306 pinmux = <0x401f80dc 4 0x401f840c 1 0x401f82cc>; 307 }; 308 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_1588_event3_in: IOMUXC_GPIO_AD_B0_08_ENET_1588_EVENT3_IN { 309 pinmux = <0x401f80dc 7 0x0 0 0x401f82cc>; 310 }; 311 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_rx_data3: IOMUXC_GPIO_AD_B0_08_ENET_RX_DATA3 { 312 pinmux = <0x401f80dc 2 0x0 0 0x401f82cc>; 313 }; 314 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpio1_io08: IOMUXC_GPIO_AD_B0_08_GPIO1_IO08 { 315 pinmux = <0x401f80dc 5 0x0 0 0x401f82cc>; 316 gpr = <0x400ac068 0x8 0x0>; 317 }; 318 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpio6_io08: IOMUXC_GPIO_AD_B0_08_GPIO6_IO08 { 319 pinmux = <0x401f80dc 5 0x0 0 0x401f82cc>; 320 gpr = <0x400ac068 0x8 0x1>; 321 }; 322 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpt2_compare3: IOMUXC_GPIO_AD_B0_08_GPT2_COMPARE3 { 323 pinmux = <0x401f80dc 1 0x0 0 0x401f82cc>; 324 }; 325 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_jtag_mod: IOMUXC_GPIO_AD_B0_08_JTAG_MOD { 326 pinmux = <0x401f80dc 0 0x0 0 0x401f82cc>; 327 }; 328 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_sai2_rx_data: IOMUXC_GPIO_AD_B0_08_SAI2_RX_DATA { 329 pinmux = <0x401f80dc 3 0x401f85b8 1 0x401f82cc>; 330 }; 331 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_xbar1_xbar_in20: IOMUXC_GPIO_AD_B0_08_XBAR1_XBAR_IN20 { 332 pinmux = <0x401f80dc 6 0x401f8634 1 0x401f82cc>; 333 }; 334 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_csi_data04: IOMUXC_GPIO_AD_B0_09_CSI_DATA04 { 335 pinmux = <0x401f80e0 4 0x401f8408 1 0x401f82d0>; 336 }; 337 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_enet_rx_data2: IOMUXC_GPIO_AD_B0_09_ENET_RX_DATA2 { 338 pinmux = <0x401f80e0 2 0x0 0 0x401f82d0>; 339 }; 340 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_09_FLEXPWM2_PWMA3 { 341 pinmux = <0x401f80e0 1 0x401f8474 3 0x401f82d0>; 342 }; 343 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpio1_io09: IOMUXC_GPIO_AD_B0_09_GPIO1_IO09 { 344 pinmux = <0x401f80e0 5 0x0 0 0x401f82d0>; 345 gpr = <0x400ac068 0x9 0x0>; 346 }; 347 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpio6_io09: IOMUXC_GPIO_AD_B0_09_GPIO6_IO09 { 348 pinmux = <0x401f80e0 5 0x0 0 0x401f82d0>; 349 gpr = <0x400ac068 0x9 0x1>; 350 }; 351 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpt2_clk: IOMUXC_GPIO_AD_B0_09_GPT2_CLK { 352 pinmux = <0x401f80e0 7 0x401f876c 0 0x401f82d0>; 353 }; 354 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_jtag_tdi: IOMUXC_GPIO_AD_B0_09_JTAG_TDI { 355 pinmux = <0x401f80e0 0 0x0 0 0x401f82d0>; 356 }; 357 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_sai2_tx_data: IOMUXC_GPIO_AD_B0_09_SAI2_TX_DATA { 358 pinmux = <0x401f80e0 3 0x0 0 0x401f82d0>; 359 }; 360 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_semc_dqs4: IOMUXC_GPIO_AD_B0_09_SEMC_DQS4 { 361 pinmux = <0x401f80e0 9 0x401f8788 2 0x401f82d0>; 362 }; 363 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_xbar1_xbar_in21: IOMUXC_GPIO_AD_B0_09_XBAR1_XBAR_IN21 { 364 pinmux = <0x401f80e0 6 0x401f8658 1 0x401f82d0>; 365 }; 366 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_arm_trace_swo: IOMUXC_GPIO_AD_B0_10_ARM_TRACE_SWO { 367 pinmux = <0x401f80e4 9 0x0 0 0x401f82d4>; 368 }; 369 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_csi_data03: IOMUXC_GPIO_AD_B0_10_CSI_DATA03 { 370 pinmux = <0x401f80e4 4 0x401f8404 1 0x401f82d4>; 371 }; 372 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_1588_event0_out: IOMUXC_GPIO_AD_B0_10_ENET_1588_EVENT0_OUT { 373 pinmux = <0x401f80e4 7 0x0 0 0x401f82d4>; 374 }; 375 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_crs: IOMUXC_GPIO_AD_B0_10_ENET_CRS { 376 pinmux = <0x401f80e4 2 0x0 0 0x401f82d4>; 377 }; 378 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_flexcan3_tx: IOMUXC_GPIO_AD_B0_10_FLEXCAN3_TX { 379 pinmux = <0x401f80e4 8 0x0 0 0x401f82d4>; 380 }; 381 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_flexpwm1_pwma3: IOMUXC_GPIO_AD_B0_10_FLEXPWM1_PWMA3 { 382 pinmux = <0x401f80e4 1 0x401f8454 3 0x401f82d4>; 383 }; 384 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_gpio1_io10: IOMUXC_GPIO_AD_B0_10_GPIO1_IO10 { 385 pinmux = <0x401f80e4 5 0x0 0 0x401f82d4>; 386 gpr = <0x400ac068 0xa 0x0>; 387 }; 388 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_gpio6_io10: IOMUXC_GPIO_AD_B0_10_GPIO6_IO10 { 389 pinmux = <0x401f80e4 5 0x0 0 0x401f82d4>; 390 gpr = <0x400ac068 0xa 0x1>; 391 }; 392 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_jtag_tdo: IOMUXC_GPIO_AD_B0_10_JTAG_TDO { 393 pinmux = <0x401f80e4 0 0x0 0 0x401f82d4>; 394 }; 395 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_sai2_mclk: IOMUXC_GPIO_AD_B0_10_SAI2_MCLK { 396 pinmux = <0x401f80e4 3 0x401f85b0 1 0x401f82d4>; 397 }; 398 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_xbar1_xbar_in22: IOMUXC_GPIO_AD_B0_10_XBAR1_XBAR_IN22 { 399 pinmux = <0x401f80e4 6 0x401f8638 1 0x401f82d4>; 400 }; 401 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_csi_data02: IOMUXC_GPIO_AD_B0_11_CSI_DATA02 { 402 pinmux = <0x401f80e8 4 0x401f8400 1 0x401f82d8>; 403 }; 404 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_1588_event0_in: IOMUXC_GPIO_AD_B0_11_ENET_1588_EVENT0_IN { 405 pinmux = <0x401f80e8 7 0x401f8444 1 0x401f82d8>; 406 }; 407 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_col: IOMUXC_GPIO_AD_B0_11_ENET_COL { 408 pinmux = <0x401f80e8 2 0x0 0 0x401f82d8>; 409 }; 410 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_flexcan3_rx: IOMUXC_GPIO_AD_B0_11_FLEXCAN3_RX { 411 pinmux = <0x401f80e8 8 0x401f878c 2 0x401f82d8>; 412 }; 413 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_flexpwm1_pwmb3: IOMUXC_GPIO_AD_B0_11_FLEXPWM1_PWMB3 { 414 pinmux = <0x401f80e8 1 0x401f8464 3 0x401f82d8>; 415 }; 416 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_gpio1_io11: IOMUXC_GPIO_AD_B0_11_GPIO1_IO11 { 417 pinmux = <0x401f80e8 5 0x0 0 0x401f82d8>; 418 gpr = <0x400ac068 0xb 0x0>; 419 }; 420 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_gpio6_io11: IOMUXC_GPIO_AD_B0_11_GPIO6_IO11 { 421 pinmux = <0x401f80e8 5 0x0 0 0x401f82d8>; 422 gpr = <0x400ac068 0xb 0x1>; 423 }; 424 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_jtag_trstb: IOMUXC_GPIO_AD_B0_11_JTAG_TRSTB { 425 pinmux = <0x401f80e8 0 0x0 0 0x401f82d8>; 426 }; 427 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_semc_clk6: IOMUXC_GPIO_AD_B0_11_SEMC_CLK6 { 428 pinmux = <0x401f80e8 9 0x0 0 0x401f82d8>; 429 }; 430 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_wdog1_b: IOMUXC_GPIO_AD_B0_11_WDOG1_B { 431 pinmux = <0x401f80e8 3 0x0 0 0x401f82d8>; 432 }; 433 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_xbar1_xbar_in23: IOMUXC_GPIO_AD_B0_11_XBAR1_XBAR_IN23 { 434 pinmux = <0x401f80e8 6 0x401f863c 1 0x401f82d8>; 435 }; 436 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_adc1_in1: IOMUXC_GPIO_AD_B0_12_ADC1_IN1 { 437 pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>; 438 }; 439 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_arm_nmi: IOMUXC_GPIO_AD_B0_12_ARM_NMI { 440 pinmux = <0x401f80ec 7 0x401f8568 0 0x401f82dc>; 441 }; 442 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_ccm_pmic_rdy: IOMUXC_GPIO_AD_B0_12_CCM_PMIC_RDY { 443 pinmux = <0x401f80ec 1 0x401f83fc 1 0x401f82dc>; 444 }; 445 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_enet_1588_event1_out: IOMUXC_GPIO_AD_B0_12_ENET_1588_EVENT1_OUT { 446 pinmux = <0x401f80ec 6 0x0 0 0x401f82dc>; 447 }; 448 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_flexpwm1_pwmx2: IOMUXC_GPIO_AD_B0_12_FLEXPWM1_PWMX2 { 449 pinmux = <0x401f80ec 4 0x0 0 0x401f82dc>; 450 }; 451 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_gpio1_io12: IOMUXC_GPIO_AD_B0_12_GPIO1_IO12 { 452 pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>; 453 gpr = <0x400ac068 0xc 0x0>; 454 }; 455 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_gpio6_io12: IOMUXC_GPIO_AD_B0_12_GPIO6_IO12 { 456 pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>; 457 gpr = <0x400ac068 0xc 0x1>; 458 }; 459 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpi2c4_scl: IOMUXC_GPIO_AD_B0_12_LPI2C4_SCL { 460 pinmux = <0x401f80ec 0 0x401f84e4 1 0x401f82dc>; 461 }; 462 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpuart1_tx: IOMUXC_GPIO_AD_B0_12_LPUART1_TX { 463 pinmux = <0x401f80ec 2 0x0 0 0x401f82dc>; 464 }; 465 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_wdog2_b: IOMUXC_GPIO_AD_B0_12_WDOG2_B { 466 pinmux = <0x401f80ec 3 0x0 0 0x401f82dc>; 467 }; 468 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_acmp1_in2: IOMUXC_GPIO_AD_B0_13_ACMP1_IN2 { 469 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 470 }; 471 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_adc1_in2: IOMUXC_GPIO_AD_B0_13_ADC1_IN2 { 472 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 473 }; 474 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_enet_1588_event1_in: IOMUXC_GPIO_AD_B0_13_ENET_1588_EVENT1_IN { 475 pinmux = <0x401f80f0 6 0x0 0 0x401f82e0>; 476 }; 477 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_ewm_out_b: IOMUXC_GPIO_AD_B0_13_EWM_OUT_B { 478 pinmux = <0x401f80f0 3 0x0 0 0x401f82e0>; 479 }; 480 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_flexpwm1_pwmx3: IOMUXC_GPIO_AD_B0_13_FLEXPWM1_PWMX3 { 481 pinmux = <0x401f80f0 4 0x0 0 0x401f82e0>; 482 }; 483 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpio1_io13: IOMUXC_GPIO_AD_B0_13_GPIO1_IO13 { 484 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 485 gpr = <0x400ac068 0xd 0x0>; 486 }; 487 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpio6_io13: IOMUXC_GPIO_AD_B0_13_GPIO6_IO13 { 488 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 489 gpr = <0x400ac068 0xd 0x1>; 490 }; 491 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpt1_clk: IOMUXC_GPIO_AD_B0_13_GPT1_CLK { 492 pinmux = <0x401f80f0 1 0x401f8760 0 0x401f82e0>; 493 }; 494 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpi2c4_sda: IOMUXC_GPIO_AD_B0_13_LPI2C4_SDA { 495 pinmux = <0x401f80f0 0 0x401f84e8 1 0x401f82e0>; 496 }; 497 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpuart1_rx: IOMUXC_GPIO_AD_B0_13_LPUART1_RX { 498 pinmux = <0x401f80f0 2 0x0 0 0x401f82e0>; 499 }; 500 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_ref_24m_out: IOMUXC_GPIO_AD_B0_13_REF_24M_OUT { 501 pinmux = <0x401f80f0 7 0x0 0 0x401f82e0>; 502 }; 503 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp2_in2: IOMUXC_GPIO_AD_B0_14_ACMP2_IN2 { 504 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 505 }; 506 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_adc1_in3: IOMUXC_GPIO_AD_B0_14_ADC1_IN3 { 507 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 508 }; 509 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_csi_vsync: IOMUXC_GPIO_AD_B0_14_CSI_VSYNC { 510 pinmux = <0x401f80f4 4 0x401f8428 0 0x401f82e4>; 511 }; 512 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_enet_1588_event0_out: IOMUXC_GPIO_AD_B0_14_ENET_1588_EVENT0_OUT { 513 pinmux = <0x401f80f4 3 0x0 0 0x401f82e4>; 514 }; 515 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexcan2_tx: IOMUXC_GPIO_AD_B0_14_FLEXCAN2_TX { 516 pinmux = <0x401f80f4 6 0x0 0 0x401f82e4>; 517 }; 518 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexcan3_tx: IOMUXC_GPIO_AD_B0_14_FLEXCAN3_TX { 519 pinmux = <0x401f80f4 8 0x0 0 0x401f82e4>; 520 }; 521 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_gpio1_io14: IOMUXC_GPIO_AD_B0_14_GPIO1_IO14 { 522 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 523 gpr = <0x400ac068 0xe 0x0>; 524 }; 525 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_gpio6_io14: IOMUXC_GPIO_AD_B0_14_GPIO6_IO14 { 526 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 527 gpr = <0x400ac068 0xe 0x1>; 528 }; 529 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_lpuart1_cts_b: IOMUXC_GPIO_AD_B0_14_LPUART1_CTS_B { 530 pinmux = <0x401f80f4 2 0x0 0 0x401f82e4>; 531 }; 532 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_usb_otg2_oc: IOMUXC_GPIO_AD_B0_14_USB_OTG2_OC { 533 pinmux = <0x401f80f4 0 0x401f85cc 0 0x401f82e4>; 534 }; 535 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_xbar1_xbar_in24: IOMUXC_GPIO_AD_B0_14_XBAR1_XBAR_IN24 { 536 pinmux = <0x401f80f4 1 0x401f8640 1 0x401f82e4>; 537 }; 538 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp3_in2: IOMUXC_GPIO_AD_B0_15_ACMP3_IN2 { 539 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 540 }; 541 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_adc1_in4: IOMUXC_GPIO_AD_B0_15_ADC1_IN4 { 542 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 543 }; 544 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_csi_hsync: IOMUXC_GPIO_AD_B0_15_CSI_HSYNC { 545 pinmux = <0x401f80f8 4 0x401f8420 0 0x401f82e8>; 546 }; 547 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_enet_1588_event0_in: IOMUXC_GPIO_AD_B0_15_ENET_1588_EVENT0_IN { 548 pinmux = <0x401f80f8 3 0x401f8444 0 0x401f82e8>; 549 }; 550 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexcan2_rx: IOMUXC_GPIO_AD_B0_15_FLEXCAN2_RX { 551 pinmux = <0x401f80f8 6 0x401f8450 2 0x401f82e8>; 552 }; 553 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexcan3_rx: IOMUXC_GPIO_AD_B0_15_FLEXCAN3_RX { 554 pinmux = <0x401f80f8 8 0x401f878c 1 0x401f82e8>; 555 }; 556 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_gpio1_io15: IOMUXC_GPIO_AD_B0_15_GPIO1_IO15 { 557 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 558 gpr = <0x400ac068 0xf 0x0>; 559 }; 560 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_gpio6_io15: IOMUXC_GPIO_AD_B0_15_GPIO6_IO15 { 561 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 562 gpr = <0x400ac068 0xf 0x1>; 563 }; 564 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_lpuart1_rts_b: IOMUXC_GPIO_AD_B0_15_LPUART1_RTS_B { 565 pinmux = <0x401f80f8 2 0x0 0 0x401f82e8>; 566 }; 567 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_usb_otg2_pwr: IOMUXC_GPIO_AD_B0_15_USB_OTG2_PWR { 568 pinmux = <0x401f80f8 0 0x0 0 0x401f82e8>; 569 }; 570 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_wdog1_rst_b_deb: IOMUXC_GPIO_AD_B0_15_WDOG1_RST_B_DEB { 571 pinmux = <0x401f80f8 7 0x0 0 0x401f82e8>; 572 }; 573 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_xbar1_xbar_in25: IOMUXC_GPIO_AD_B0_15_XBAR1_XBAR_IN25 { 574 pinmux = <0x401f80f8 1 0x401f8650 0 0x401f82e8>; 575 }; 576 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_acmp4_in2: IOMUXC_GPIO_AD_B1_00_ACMP4_IN2 { 577 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 578 }; 579 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_adc1_in5: IOMUXC_GPIO_AD_B1_00_ADC1_IN5 { 580 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 581 }; 582 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_adc2_in5: IOMUXC_GPIO_AD_B1_00_ADC2_IN5 { 583 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 584 }; 585 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_enet2_1588_event0_out: IOMUXC_GPIO_AD_B1_00_ENET2_1588_EVENT0_OUT { 586 pinmux = <0x401f80fc 8 0x0 0 0x401f82ec>; 587 }; 588 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_flexio3_flexio00: IOMUXC_GPIO_AD_B1_00_FLEXIO3_FLEXIO00 { 589 pinmux = <0x401f80fc 9 0x0 0 0x401f82ec>; 590 }; 591 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_gpio1_io16: IOMUXC_GPIO_AD_B1_00_GPIO1_IO16 { 592 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 593 gpr = <0x400ac068 0x10 0x0>; 594 }; 595 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_gpio6_io16: IOMUXC_GPIO_AD_B1_00_GPIO6_IO16 { 596 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 597 gpr = <0x400ac068 0x10 0x1>; 598 }; 599 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_kpp_row7: IOMUXC_GPIO_AD_B1_00_KPP_ROW7 { 600 pinmux = <0x401f80fc 7 0x0 0 0x401f82ec>; 601 }; 602 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_lpi2c1_scl: IOMUXC_GPIO_AD_B1_00_LPI2C1_SCL { 603 pinmux = <0x401f80fc 3 0x401f84cc 1 0x401f82ec>; 604 }; 605 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_lpuart2_cts_b: IOMUXC_GPIO_AD_B1_00_LPUART2_CTS_B { 606 pinmux = <0x401f80fc 2 0x0 0 0x401f82ec>; 607 }; 608 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_qtimer3_timer0: IOMUXC_GPIO_AD_B1_00_QTIMER3_TIMER0 { 609 pinmux = <0x401f80fc 1 0x401f857c 1 0x401f82ec>; 610 gpr = <0x400ac018 0x8 0x0>; 611 }; 612 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_usb_otg2_id: IOMUXC_GPIO_AD_B1_00_USB_OTG2_ID { 613 pinmux = <0x401f80fc 0 0x401f83f8 1 0x401f82ec>; 614 }; 615 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_usdhc1_wp: IOMUXC_GPIO_AD_B1_00_USDHC1_WP { 616 pinmux = <0x401f80fc 6 0x401f85d8 2 0x401f82ec>; 617 }; 618 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_wdog1_b: IOMUXC_GPIO_AD_B1_00_WDOG1_B { 619 pinmux = <0x401f80fc 4 0x0 0 0x401f82ec>; 620 }; 621 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp1_in0: IOMUXC_GPIO_AD_B1_01_ACMP1_IN0 { 622 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 623 }; 624 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp2_in0: IOMUXC_GPIO_AD_B1_01_ACMP2_IN0 { 625 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 626 }; 627 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp3_in0: IOMUXC_GPIO_AD_B1_01_ACMP3_IN0 { 628 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 629 }; 630 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp4_in0: IOMUXC_GPIO_AD_B1_01_ACMP4_IN0 { 631 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 632 }; 633 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_adc1_in6: IOMUXC_GPIO_AD_B1_01_ADC1_IN6 { 634 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 635 }; 636 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_adc2_in6: IOMUXC_GPIO_AD_B1_01_ADC2_IN6 { 637 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 638 }; 639 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_ccm_pmic_rdy: IOMUXC_GPIO_AD_B1_01_CCM_PMIC_RDY { 640 pinmux = <0x401f8100 4 0x401f83fc 2 0x401f82f0>; 641 }; 642 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_enet2_1588_event0_in: IOMUXC_GPIO_AD_B1_01_ENET2_1588_EVENT0_IN { 643 pinmux = <0x401f8100 8 0x401f8724 0 0x401f82f0>; 644 }; 645 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_flexio3_flexio01: IOMUXC_GPIO_AD_B1_01_FLEXIO3_FLEXIO01 { 646 pinmux = <0x401f8100 9 0x0 0 0x401f82f0>; 647 }; 648 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_gpio1_io17: IOMUXC_GPIO_AD_B1_01_GPIO1_IO17 { 649 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 650 gpr = <0x400ac068 0x11 0x0>; 651 }; 652 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_gpio6_io17: IOMUXC_GPIO_AD_B1_01_GPIO6_IO17 { 653 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 654 gpr = <0x400ac068 0x11 0x1>; 655 }; 656 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_kpp_col7: IOMUXC_GPIO_AD_B1_01_KPP_COL7 { 657 pinmux = <0x401f8100 7 0x0 0 0x401f82f0>; 658 }; 659 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_lpi2c1_sda: IOMUXC_GPIO_AD_B1_01_LPI2C1_SDA { 660 pinmux = <0x401f8100 3 0x401f84d0 1 0x401f82f0>; 661 }; 662 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_lpuart2_rts_b: IOMUXC_GPIO_AD_B1_01_LPUART2_RTS_B { 663 pinmux = <0x401f8100 2 0x0 0 0x401f82f0>; 664 }; 665 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_qtimer3_timer1: IOMUXC_GPIO_AD_B1_01_QTIMER3_TIMER1 { 666 pinmux = <0x401f8100 1 0x401f8580 0 0x401f82f0>; 667 gpr = <0x400ac018 0x9 0x0>; 668 }; 669 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_usb_otg1_pwr: IOMUXC_GPIO_AD_B1_01_USB_OTG1_PWR { 670 pinmux = <0x401f8100 0 0x0 0 0x401f82f0>; 671 }; 672 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_usdhc1_vselect: IOMUXC_GPIO_AD_B1_01_USDHC1_VSELECT { 673 pinmux = <0x401f8100 6 0x0 0 0x401f82f0>; 674 }; 675 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_acmp1_in3: IOMUXC_GPIO_AD_B1_02_ACMP1_IN3 { 676 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 677 }; 678 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_adc1_in7: IOMUXC_GPIO_AD_B1_02_ADC1_IN7 { 679 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 680 }; 681 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_adc2_in7: IOMUXC_GPIO_AD_B1_02_ADC2_IN7 { 682 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 683 }; 684 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_enet_1588_event2_out: IOMUXC_GPIO_AD_B1_02_ENET_1588_EVENT2_OUT { 685 pinmux = <0x401f8104 4 0x0 0 0x401f82f4>; 686 }; 687 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_flexio3_flexio02: IOMUXC_GPIO_AD_B1_02_FLEXIO3_FLEXIO02 { 688 pinmux = <0x401f8104 9 0x0 0 0x401f82f4>; 689 }; 690 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpio1_io18: IOMUXC_GPIO_AD_B1_02_GPIO1_IO18 { 691 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 692 gpr = <0x400ac068 0x12 0x0>; 693 }; 694 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpio6_io18: IOMUXC_GPIO_AD_B1_02_GPIO6_IO18 { 695 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 696 gpr = <0x400ac068 0x12 0x1>; 697 }; 698 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpt2_clk: IOMUXC_GPIO_AD_B1_02_GPT2_CLK { 699 pinmux = <0x401f8104 8 0x401f876c 1 0x401f82f4>; 700 }; 701 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_kpp_row6: IOMUXC_GPIO_AD_B1_02_KPP_ROW6 { 702 pinmux = <0x401f8104 7 0x0 0 0x401f82f4>; 703 }; 704 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_lpuart2_tx: IOMUXC_GPIO_AD_B1_02_LPUART2_TX { 705 pinmux = <0x401f8104 2 0x401f8530 1 0x401f82f4>; 706 }; 707 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_qtimer3_timer2: IOMUXC_GPIO_AD_B1_02_QTIMER3_TIMER2 { 708 pinmux = <0x401f8104 1 0x401f8584 1 0x401f82f4>; 709 gpr = <0x400ac018 0xa 0x0>; 710 }; 711 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_spdif_out: IOMUXC_GPIO_AD_B1_02_SPDIF_OUT { 712 pinmux = <0x401f8104 3 0x0 0 0x401f82f4>; 713 }; 714 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_usb_otg1_id: IOMUXC_GPIO_AD_B1_02_USB_OTG1_ID { 715 pinmux = <0x401f8104 0 0x401f83f4 1 0x401f82f4>; 716 }; 717 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_usdhc1_cd_b: IOMUXC_GPIO_AD_B1_02_USDHC1_CD_B { 718 pinmux = <0x401f8104 6 0x401f85d4 1 0x401f82f4>; 719 }; 720 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_acmp2_in3: IOMUXC_GPIO_AD_B1_03_ACMP2_IN3 { 721 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 722 }; 723 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_adc1_in8: IOMUXC_GPIO_AD_B1_03_ADC1_IN8 { 724 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 725 }; 726 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_adc2_in8: IOMUXC_GPIO_AD_B1_03_ADC2_IN8 { 727 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 728 }; 729 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_enet_1588_event2_in: IOMUXC_GPIO_AD_B1_03_ENET_1588_EVENT2_IN { 730 pinmux = <0x401f8108 4 0x0 0 0x401f82f8>; 731 }; 732 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_flexio3_flexio03: IOMUXC_GPIO_AD_B1_03_FLEXIO3_FLEXIO03 { 733 pinmux = <0x401f8108 9 0x0 0 0x401f82f8>; 734 }; 735 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpio1_io19: IOMUXC_GPIO_AD_B1_03_GPIO1_IO19 { 736 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 737 gpr = <0x400ac068 0x13 0x0>; 738 }; 739 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpio6_io19: IOMUXC_GPIO_AD_B1_03_GPIO6_IO19 { 740 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 741 gpr = <0x400ac068 0x13 0x1>; 742 }; 743 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpt2_capture1: IOMUXC_GPIO_AD_B1_03_GPT2_CAPTURE1 { 744 pinmux = <0x401f8108 8 0x401f8764 1 0x401f82f8>; 745 }; 746 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_kpp_col6: IOMUXC_GPIO_AD_B1_03_KPP_COL6 { 747 pinmux = <0x401f8108 7 0x0 0 0x401f82f8>; 748 }; 749 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_lpuart2_rx: IOMUXC_GPIO_AD_B1_03_LPUART2_RX { 750 pinmux = <0x401f8108 2 0x401f852c 1 0x401f82f8>; 751 }; 752 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_qtimer3_timer3: IOMUXC_GPIO_AD_B1_03_QTIMER3_TIMER3 { 753 pinmux = <0x401f8108 1 0x401f8588 1 0x401f82f8>; 754 gpr = <0x400ac018 0xb 0x0>; 755 }; 756 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_spdif_in: IOMUXC_GPIO_AD_B1_03_SPDIF_IN { 757 pinmux = <0x401f8108 3 0x401f85c8 0 0x401f82f8>; 758 }; 759 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_usb_otg1_oc: IOMUXC_GPIO_AD_B1_03_USB_OTG1_OC { 760 pinmux = <0x401f8108 0 0x401f85d0 1 0x401f82f8>; 761 }; 762 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_usdhc2_cd_b: IOMUXC_GPIO_AD_B1_03_USDHC2_CD_B { 763 pinmux = <0x401f8108 6 0x401f85e0 0 0x401f82f8>; 764 }; 765 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_acmp3_in3: IOMUXC_GPIO_AD_B1_04_ACMP3_IN3 { 766 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 767 }; 768 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_adc1_in9: IOMUXC_GPIO_AD_B1_04_ADC1_IN9 { 769 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 770 }; 771 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_adc2_in9: IOMUXC_GPIO_AD_B1_04_ADC2_IN9 { 772 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 773 }; 774 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_csi_pixclk: IOMUXC_GPIO_AD_B1_04_CSI_PIXCLK { 775 pinmux = <0x401f810c 4 0x401f8424 0 0x401f82fc>; 776 }; 777 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_enet_mdc: IOMUXC_GPIO_AD_B1_04_ENET_MDC { 778 pinmux = <0x401f810c 1 0x0 0 0x401f82fc>; 779 }; 780 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_flexio3_flexio04: IOMUXC_GPIO_AD_B1_04_FLEXIO3_FLEXIO04 { 781 pinmux = <0x401f810c 9 0x0 0 0x401f82fc>; 782 }; 783 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_flexspi_b_data3: IOMUXC_GPIO_AD_B1_04_FLEXSPI_B_DATA3 { 784 pinmux = <0x401f810c 0 0x401f84c4 1 0x401f82fc>; 785 }; 786 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpio1_io20: IOMUXC_GPIO_AD_B1_04_GPIO1_IO20 { 787 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 788 gpr = <0x400ac068 0x14 0x0>; 789 }; 790 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpio6_io20: IOMUXC_GPIO_AD_B1_04_GPIO6_IO20 { 791 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 792 gpr = <0x400ac068 0x14 0x1>; 793 }; 794 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpt2_capture2: IOMUXC_GPIO_AD_B1_04_GPT2_CAPTURE2 { 795 pinmux = <0x401f810c 8 0x401f8768 1 0x401f82fc>; 796 }; 797 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_kpp_row5: IOMUXC_GPIO_AD_B1_04_KPP_ROW5 { 798 pinmux = <0x401f810c 7 0x0 0 0x401f82fc>; 799 }; 800 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_lpuart3_cts_b: IOMUXC_GPIO_AD_B1_04_LPUART3_CTS_B { 801 pinmux = <0x401f810c 2 0x401f8534 1 0x401f82fc>; 802 }; 803 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_spdif_sr_clk: IOMUXC_GPIO_AD_B1_04_SPDIF_SR_CLK { 804 pinmux = <0x401f810c 3 0x0 0 0x401f82fc>; 805 }; 806 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_usdhc2_data0: IOMUXC_GPIO_AD_B1_04_USDHC2_DATA0 { 807 pinmux = <0x401f810c 6 0x401f85e8 1 0x401f82fc>; 808 }; 809 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_acmp4_in3: IOMUXC_GPIO_AD_B1_05_ACMP4_IN3 { 810 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 811 }; 812 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc1_in10: IOMUXC_GPIO_AD_B1_05_ADC1_IN10 { 813 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 814 }; 815 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc2_in10: IOMUXC_GPIO_AD_B1_05_ADC2_IN10 { 816 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 817 }; 818 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_csi_mclk: IOMUXC_GPIO_AD_B1_05_CSI_MCLK { 819 pinmux = <0x401f8110 4 0x0 0 0x401f8300>; 820 }; 821 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_enet_mdio: IOMUXC_GPIO_AD_B1_05_ENET_MDIO { 822 pinmux = <0x401f8110 1 0x401f8430 0 0x401f8300>; 823 }; 824 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_flexio3_flexio05: IOMUXC_GPIO_AD_B1_05_FLEXIO3_FLEXIO05 { 825 pinmux = <0x401f8110 9 0x0 0 0x401f8300>; 826 }; 827 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_flexspi_b_data2: IOMUXC_GPIO_AD_B1_05_FLEXSPI_B_DATA2 { 828 pinmux = <0x401f8110 0 0x401f84c0 1 0x401f8300>; 829 }; 830 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpio1_io21: IOMUXC_GPIO_AD_B1_05_GPIO1_IO21 { 831 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 832 gpr = <0x400ac068 0x15 0x0>; 833 }; 834 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpio6_io21: IOMUXC_GPIO_AD_B1_05_GPIO6_IO21 { 835 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 836 gpr = <0x400ac068 0x15 0x1>; 837 }; 838 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpt2_compare1: IOMUXC_GPIO_AD_B1_05_GPT2_COMPARE1 { 839 pinmux = <0x401f8110 8 0x0 0 0x401f8300>; 840 }; 841 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_kpp_col5: IOMUXC_GPIO_AD_B1_05_KPP_COL5 { 842 pinmux = <0x401f8110 7 0x0 0 0x401f8300>; 843 }; 844 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_lpuart3_rts_b: IOMUXC_GPIO_AD_B1_05_LPUART3_RTS_B { 845 pinmux = <0x401f8110 2 0x0 0 0x401f8300>; 846 }; 847 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_spdif_out: IOMUXC_GPIO_AD_B1_05_SPDIF_OUT { 848 pinmux = <0x401f8110 3 0x0 0 0x401f8300>; 849 }; 850 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_usdhc2_data1: IOMUXC_GPIO_AD_B1_05_USDHC2_DATA1 { 851 pinmux = <0x401f8110 6 0x401f85ec 1 0x401f8300>; 852 }; 853 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp1_in1: IOMUXC_GPIO_AD_B1_06_ACMP1_IN1 { 854 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 855 }; 856 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp2_in1: IOMUXC_GPIO_AD_B1_06_ACMP2_IN1 { 857 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 858 }; 859 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp3_in1: IOMUXC_GPIO_AD_B1_06_ACMP3_IN1 { 860 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 861 }; 862 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp4_in1: IOMUXC_GPIO_AD_B1_06_ACMP4_IN1 { 863 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 864 }; 865 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc1_in11: IOMUXC_GPIO_AD_B1_06_ADC1_IN11 { 866 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 867 }; 868 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc2_in11: IOMUXC_GPIO_AD_B1_06_ADC2_IN11 { 869 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 870 }; 871 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_csi_vsync: IOMUXC_GPIO_AD_B1_06_CSI_VSYNC { 872 pinmux = <0x401f8114 4 0x401f8428 1 0x401f8304>; 873 }; 874 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexio3_flexio06: IOMUXC_GPIO_AD_B1_06_FLEXIO3_FLEXIO06 { 875 pinmux = <0x401f8114 9 0x0 0 0x401f8304>; 876 }; 877 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexspi_b_data1: IOMUXC_GPIO_AD_B1_06_FLEXSPI_B_DATA1 { 878 pinmux = <0x401f8114 0 0x401f84bc 1 0x401f8304>; 879 }; 880 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpio1_io22: IOMUXC_GPIO_AD_B1_06_GPIO1_IO22 { 881 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 882 gpr = <0x400ac068 0x16 0x0>; 883 }; 884 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpio6_io22: IOMUXC_GPIO_AD_B1_06_GPIO6_IO22 { 885 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 886 gpr = <0x400ac068 0x16 0x1>; 887 }; 888 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpt2_compare2: IOMUXC_GPIO_AD_B1_06_GPT2_COMPARE2 { 889 pinmux = <0x401f8114 8 0x0 0 0x401f8304>; 890 }; 891 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_kpp_row4: IOMUXC_GPIO_AD_B1_06_KPP_ROW4 { 892 pinmux = <0x401f8114 7 0x0 0 0x401f8304>; 893 }; 894 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpi2c3_sda: IOMUXC_GPIO_AD_B1_06_LPI2C3_SDA { 895 pinmux = <0x401f8114 1 0x401f84e0 2 0x401f8304>; 896 }; 897 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpuart3_tx: IOMUXC_GPIO_AD_B1_06_LPUART3_TX { 898 pinmux = <0x401f8114 2 0x401f853c 0 0x401f8304>; 899 }; 900 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_spdif_lock: IOMUXC_GPIO_AD_B1_06_SPDIF_LOCK { 901 pinmux = <0x401f8114 3 0x0 0 0x401f8304>; 902 }; 903 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_usdhc2_data2: IOMUXC_GPIO_AD_B1_06_USDHC2_DATA2 { 904 pinmux = <0x401f8114 6 0x401f85f0 1 0x401f8304>; 905 }; 906 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_acmp1_in5: IOMUXC_GPIO_AD_B1_07_ACMP1_IN5 { 907 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 908 }; 909 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc1_in12: IOMUXC_GPIO_AD_B1_07_ADC1_IN12 { 910 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 911 }; 912 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc2_in12: IOMUXC_GPIO_AD_B1_07_ADC2_IN12 { 913 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 914 }; 915 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_csi_hsync: IOMUXC_GPIO_AD_B1_07_CSI_HSYNC { 916 pinmux = <0x401f8118 4 0x401f8420 1 0x401f8308>; 917 }; 918 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexio3_flexio07: IOMUXC_GPIO_AD_B1_07_FLEXIO3_FLEXIO07 { 919 pinmux = <0x401f8118 9 0x0 0 0x401f8308>; 920 }; 921 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexspi_b_data0: IOMUXC_GPIO_AD_B1_07_FLEXSPI_B_DATA0 { 922 pinmux = <0x401f8118 0 0x401f84b8 1 0x401f8308>; 923 }; 924 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpio1_io23: IOMUXC_GPIO_AD_B1_07_GPIO1_IO23 { 925 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 926 gpr = <0x400ac068 0x17 0x0>; 927 }; 928 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpio6_io23: IOMUXC_GPIO_AD_B1_07_GPIO6_IO23 { 929 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 930 gpr = <0x400ac068 0x17 0x1>; 931 }; 932 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpt2_compare3: IOMUXC_GPIO_AD_B1_07_GPT2_COMPARE3 { 933 pinmux = <0x401f8118 8 0x0 0 0x401f8308>; 934 }; 935 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_kpp_col4: IOMUXC_GPIO_AD_B1_07_KPP_COL4 { 936 pinmux = <0x401f8118 7 0x0 0 0x401f8308>; 937 }; 938 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpi2c3_scl: IOMUXC_GPIO_AD_B1_07_LPI2C3_SCL { 939 pinmux = <0x401f8118 1 0x401f84dc 2 0x401f8308>; 940 }; 941 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpuart3_rx: IOMUXC_GPIO_AD_B1_07_LPUART3_RX { 942 pinmux = <0x401f8118 2 0x401f8538 0 0x401f8308>; 943 }; 944 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_spdif_ext_clk: IOMUXC_GPIO_AD_B1_07_SPDIF_EXT_CLK { 945 pinmux = <0x401f8118 3 0x0 0 0x401f8308>; 946 }; 947 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_usdhc2_data3: IOMUXC_GPIO_AD_B1_07_USDHC2_DATA3 { 948 pinmux = <0x401f8118 6 0x401f85f4 1 0x401f8308>; 949 }; 950 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_acmp2_in5: IOMUXC_GPIO_AD_B1_08_ACMP2_IN5 { 951 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 952 }; 953 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc1_in13: IOMUXC_GPIO_AD_B1_08_ADC1_IN13 { 954 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 955 }; 956 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc2_in13: IOMUXC_GPIO_AD_B1_08_ADC2_IN13 { 957 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 958 }; 959 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_ccm_pmic_rdy: IOMUXC_GPIO_AD_B1_08_CCM_PMIC_RDY { 960 pinmux = <0x401f811c 3 0x401f83fc 3 0x401f830c>; 961 }; 962 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_csi_data09: IOMUXC_GPIO_AD_B1_08_CSI_DATA09 { 963 pinmux = <0x401f811c 4 0x401f841c 0 0x401f830c>; 964 }; 965 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexcan1_tx: IOMUXC_GPIO_AD_B1_08_FLEXCAN1_TX { 966 pinmux = <0x401f811c 2 0x0 0 0x401f830c>; 967 }; 968 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexio3_flexio08: IOMUXC_GPIO_AD_B1_08_FLEXIO3_FLEXIO08 { 969 pinmux = <0x401f811c 9 0x0 0 0x401f830c>; 970 }; 971 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexpwm4_pwma0: IOMUXC_GPIO_AD_B1_08_FLEXPWM4_PWMA0 { 972 pinmux = <0x401f811c 1 0x401f8494 1 0x401f830c>; 973 }; 974 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexspi_a_ss1_b: IOMUXC_GPIO_AD_B1_08_FLEXSPI_A_SS1_B { 975 pinmux = <0x401f811c 0 0x0 0 0x401f830c>; 976 }; 977 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_gpio1_io24: IOMUXC_GPIO_AD_B1_08_GPIO1_IO24 { 978 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 979 gpr = <0x400ac068 0x18 0x0>; 980 }; 981 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_gpio6_io24: IOMUXC_GPIO_AD_B1_08_GPIO6_IO24 { 982 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 983 gpr = <0x400ac068 0x18 0x1>; 984 }; 985 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_kpp_row3: IOMUXC_GPIO_AD_B1_08_KPP_ROW3 { 986 pinmux = <0x401f811c 7 0x0 0 0x401f830c>; 987 }; 988 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_usdhc2_cmd: IOMUXC_GPIO_AD_B1_08_USDHC2_CMD { 989 pinmux = <0x401f811c 6 0x401f85e4 1 0x401f830c>; 990 }; 991 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_acmp3_in5: IOMUXC_GPIO_AD_B1_09_ACMP3_IN5 { 992 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 993 }; 994 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc1_in14: IOMUXC_GPIO_AD_B1_09_ADC1_IN14 { 995 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 996 }; 997 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc2_in14: IOMUXC_GPIO_AD_B1_09_ADC2_IN14 { 998 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 999 }; 1000 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_csi_data08: IOMUXC_GPIO_AD_B1_09_CSI_DATA08 { 1001 pinmux = <0x401f8120 4 0x401f8418 0 0x401f8310>; 1002 }; 1003 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexcan1_rx: IOMUXC_GPIO_AD_B1_09_FLEXCAN1_RX { 1004 pinmux = <0x401f8120 2 0x401f844c 2 0x401f8310>; 1005 }; 1006 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexio3_flexio09: IOMUXC_GPIO_AD_B1_09_FLEXIO3_FLEXIO09 { 1007 pinmux = <0x401f8120 9 0x0 0 0x401f8310>; 1008 }; 1009 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexpwm4_pwma1: IOMUXC_GPIO_AD_B1_09_FLEXPWM4_PWMA1 { 1010 pinmux = <0x401f8120 1 0x401f8498 1 0x401f8310>; 1011 }; 1012 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexspi_a_dqs: IOMUXC_GPIO_AD_B1_09_FLEXSPI_A_DQS { 1013 pinmux = <0x401f8120 0 0x401f84a4 1 0x401f8310>; 1014 }; 1015 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_gpio1_io25: IOMUXC_GPIO_AD_B1_09_GPIO1_IO25 { 1016 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 1017 gpr = <0x400ac068 0x19 0x0>; 1018 }; 1019 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_gpio6_io25: IOMUXC_GPIO_AD_B1_09_GPIO6_IO25 { 1020 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 1021 gpr = <0x400ac068 0x19 0x1>; 1022 }; 1023 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_kpp_col3: IOMUXC_GPIO_AD_B1_09_KPP_COL3 { 1024 pinmux = <0x401f8120 7 0x0 0 0x401f8310>; 1025 }; 1026 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_sai1_mclk: IOMUXC_GPIO_AD_B1_09_SAI1_MCLK { 1027 pinmux = <0x401f8120 3 0x401f858c 1 0x401f8310>; 1028 }; 1029 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_usdhc2_clk: IOMUXC_GPIO_AD_B1_09_USDHC2_CLK { 1030 pinmux = <0x401f8120 6 0x401f85dc 1 0x401f8310>; 1031 }; 1032 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_acmp4_in5: IOMUXC_GPIO_AD_B1_10_ACMP4_IN5 { 1033 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 1034 }; 1035 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc1_in15: IOMUXC_GPIO_AD_B1_10_ADC1_IN15 { 1036 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 1037 }; 1038 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc2_in15: IOMUXC_GPIO_AD_B1_10_ADC2_IN15 { 1039 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 1040 }; 1041 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_csi_data07: IOMUXC_GPIO_AD_B1_10_CSI_DATA07 { 1042 pinmux = <0x401f8124 4 0x401f8414 0 0x401f8314>; 1043 }; 1044 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_enet2_1588_event1_out: IOMUXC_GPIO_AD_B1_10_ENET2_1588_EVENT1_OUT { 1045 pinmux = <0x401f8124 8 0x0 0 0x401f8314>; 1046 }; 1047 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexio3_flexio10: IOMUXC_GPIO_AD_B1_10_FLEXIO3_FLEXIO10 { 1048 pinmux = <0x401f8124 9 0x0 0 0x401f8314>; 1049 }; 1050 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexspi_a_data3: IOMUXC_GPIO_AD_B1_10_FLEXSPI_A_DATA3 { 1051 pinmux = <0x401f8124 0 0x401f84b4 1 0x401f8314>; 1052 }; 1053 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpio1_io26: IOMUXC_GPIO_AD_B1_10_GPIO1_IO26 { 1054 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 1055 gpr = <0x400ac068 0x1a 0x0>; 1056 }; 1057 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpio6_io26: IOMUXC_GPIO_AD_B1_10_GPIO6_IO26 { 1058 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 1059 gpr = <0x400ac068 0x1a 0x1>; 1060 }; 1061 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_kpp_row2: IOMUXC_GPIO_AD_B1_10_KPP_ROW2 { 1062 pinmux = <0x401f8124 7 0x0 0 0x401f8314>; 1063 }; 1064 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_lpuart8_tx: IOMUXC_GPIO_AD_B1_10_LPUART8_TX { 1065 pinmux = <0x401f8124 2 0x401f8564 1 0x401f8314>; 1066 }; 1067 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_sai1_rx_sync: IOMUXC_GPIO_AD_B1_10_SAI1_RX_SYNC { 1068 pinmux = <0x401f8124 3 0x401f85a4 1 0x401f8314>; 1069 }; 1070 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_usdhc2_wp: IOMUXC_GPIO_AD_B1_10_USDHC2_WP { 1071 pinmux = <0x401f8124 6 0x401f8608 1 0x401f8314>; 1072 }; 1073 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_wdog1_b: IOMUXC_GPIO_AD_B1_10_WDOG1_B { 1074 pinmux = <0x401f8124 1 0x0 0 0x401f8314>; 1075 }; 1076 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_acmp1_in6: IOMUXC_GPIO_AD_B1_11_ACMP1_IN6 { 1077 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1078 }; 1079 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc1_in0: IOMUXC_GPIO_AD_B1_11_ADC1_IN0 { 1080 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1081 }; 1082 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc2_in0: IOMUXC_GPIO_AD_B1_11_ADC2_IN0 { 1083 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1084 }; 1085 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_csi_data06: IOMUXC_GPIO_AD_B1_11_CSI_DATA06 { 1086 pinmux = <0x401f8128 4 0x401f8410 0 0x401f8318>; 1087 }; 1088 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_enet2_1588_event1_in: IOMUXC_GPIO_AD_B1_11_ENET2_1588_EVENT1_IN { 1089 pinmux = <0x401f8128 8 0x0 0 0x401f8318>; 1090 }; 1091 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_ewm_out_b: IOMUXC_GPIO_AD_B1_11_EWM_OUT_B { 1092 pinmux = <0x401f8128 1 0x0 0 0x401f8318>; 1093 }; 1094 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexio3_flexio11: IOMUXC_GPIO_AD_B1_11_FLEXIO3_FLEXIO11 { 1095 pinmux = <0x401f8128 9 0x0 0 0x401f8318>; 1096 }; 1097 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexspi_a_data2: IOMUXC_GPIO_AD_B1_11_FLEXSPI_A_DATA2 { 1098 pinmux = <0x401f8128 0 0x401f84b0 1 0x401f8318>; 1099 }; 1100 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpio1_io27: IOMUXC_GPIO_AD_B1_11_GPIO1_IO27 { 1101 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1102 gpr = <0x400ac068 0x1b 0x0>; 1103 }; 1104 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpio6_io27: IOMUXC_GPIO_AD_B1_11_GPIO6_IO27 { 1105 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 1106 gpr = <0x400ac068 0x1b 0x1>; 1107 }; 1108 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_kpp_col2: IOMUXC_GPIO_AD_B1_11_KPP_COL2 { 1109 pinmux = <0x401f8128 7 0x0 0 0x401f8318>; 1110 }; 1111 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_lpuart8_rx: IOMUXC_GPIO_AD_B1_11_LPUART8_RX { 1112 pinmux = <0x401f8128 2 0x401f8560 1 0x401f8318>; 1113 }; 1114 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_sai1_rx_bclk: IOMUXC_GPIO_AD_B1_11_SAI1_RX_BCLK { 1115 pinmux = <0x401f8128 3 0x401f8590 1 0x401f8318>; 1116 }; 1117 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_usdhc2_reset_b: IOMUXC_GPIO_AD_B1_11_USDHC2_RESET_B { 1118 pinmux = <0x401f8128 6 0x0 0 0x401f8318>; 1119 }; 1120 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp1_out: IOMUXC_GPIO_AD_B1_12_ACMP1_OUT { 1121 pinmux = <0x401f812c 1 0x0 0 0x401f831c>; 1122 }; 1123 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp2_in6: IOMUXC_GPIO_AD_B1_12_ACMP2_IN6 { 1124 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 1125 }; 1126 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_adc2_in1: IOMUXC_GPIO_AD_B1_12_ADC2_IN1 { 1127 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 1128 }; 1129 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_csi_data05: IOMUXC_GPIO_AD_B1_12_CSI_DATA05 { 1130 pinmux = <0x401f812c 4 0x401f840c 0 0x401f831c>; 1131 }; 1132 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_enet2_1588_event2_out: IOMUXC_GPIO_AD_B1_12_ENET2_1588_EVENT2_OUT { 1133 pinmux = <0x401f812c 8 0x0 0 0x401f831c>; 1134 }; 1135 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexio3_flexio12: IOMUXC_GPIO_AD_B1_12_FLEXIO3_FLEXIO12 { 1136 pinmux = <0x401f812c 9 0x0 0 0x401f831c>; 1137 }; 1138 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexspi_a_data1: IOMUXC_GPIO_AD_B1_12_FLEXSPI_A_DATA1 { 1139 pinmux = <0x401f812c 0 0x401f84ac 1 0x401f831c>; 1140 }; 1141 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_gpio1_io28: IOMUXC_GPIO_AD_B1_12_GPIO1_IO28 { 1142 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 1143 gpr = <0x400ac068 0x1c 0x0>; 1144 }; 1145 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_gpio6_io28: IOMUXC_GPIO_AD_B1_12_GPIO6_IO28 { 1146 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 1147 gpr = <0x400ac068 0x1c 0x1>; 1148 }; 1149 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_kpp_row1: IOMUXC_GPIO_AD_B1_12_KPP_ROW1 { 1150 pinmux = <0x401f812c 7 0x0 0 0x401f831c>; 1151 }; 1152 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_lpspi3_pcs0: IOMUXC_GPIO_AD_B1_12_LPSPI3_PCS0 { 1153 pinmux = <0x401f812c 2 0x401f850c 1 0x401f831c>; 1154 }; 1155 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_sai1_rx_data0: IOMUXC_GPIO_AD_B1_12_SAI1_RX_DATA0 { 1156 pinmux = <0x401f812c 3 0x401f8594 1 0x401f831c>; 1157 }; 1158 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_usdhc2_data4: IOMUXC_GPIO_AD_B1_12_USDHC2_DATA4 { 1159 pinmux = <0x401f812c 6 0x401f85f8 1 0x401f831c>; 1160 }; 1161 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp2_out: IOMUXC_GPIO_AD_B1_13_ACMP2_OUT { 1162 pinmux = <0x401f8130 1 0x0 0 0x401f8320>; 1163 }; 1164 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp3_in6: IOMUXC_GPIO_AD_B1_13_ACMP3_IN6 { 1165 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 1166 }; 1167 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_adc2_in2: IOMUXC_GPIO_AD_B1_13_ADC2_IN2 { 1168 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 1169 }; 1170 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_csi_data04: IOMUXC_GPIO_AD_B1_13_CSI_DATA04 { 1171 pinmux = <0x401f8130 4 0x401f8408 0 0x401f8320>; 1172 }; 1173 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_enet2_1588_event2_in: IOMUXC_GPIO_AD_B1_13_ENET2_1588_EVENT2_IN { 1174 pinmux = <0x401f8130 8 0x0 0 0x401f8320>; 1175 }; 1176 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexio3_flexio13: IOMUXC_GPIO_AD_B1_13_FLEXIO3_FLEXIO13 { 1177 pinmux = <0x401f8130 9 0x0 0 0x401f8320>; 1178 }; 1179 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexspi_a_data0: IOMUXC_GPIO_AD_B1_13_FLEXSPI_A_DATA0 { 1180 pinmux = <0x401f8130 0 0x401f84a8 1 0x401f8320>; 1181 }; 1182 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_gpio1_io29: IOMUXC_GPIO_AD_B1_13_GPIO1_IO29 { 1183 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 1184 gpr = <0x400ac068 0x1d 0x0>; 1185 }; 1186 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_gpio6_io29: IOMUXC_GPIO_AD_B1_13_GPIO6_IO29 { 1187 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 1188 gpr = <0x400ac068 0x1d 0x1>; 1189 }; 1190 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_kpp_col1: IOMUXC_GPIO_AD_B1_13_KPP_COL1 { 1191 pinmux = <0x401f8130 7 0x0 0 0x401f8320>; 1192 }; 1193 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_lpspi3_sdi: IOMUXC_GPIO_AD_B1_13_LPSPI3_SDI { 1194 pinmux = <0x401f8130 2 0x401f8514 1 0x401f8320>; 1195 }; 1196 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_sai1_tx_data0: IOMUXC_GPIO_AD_B1_13_SAI1_TX_DATA0 { 1197 pinmux = <0x401f8130 3 0x0 0 0x401f8320>; 1198 }; 1199 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_usdhc2_data5: IOMUXC_GPIO_AD_B1_13_USDHC2_DATA5 { 1200 pinmux = <0x401f8130 6 0x401f85fc 1 0x401f8320>; 1201 }; 1202 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp3_out: IOMUXC_GPIO_AD_B1_14_ACMP3_OUT { 1203 pinmux = <0x401f8134 1 0x0 0 0x401f8324>; 1204 }; 1205 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp4_in6: IOMUXC_GPIO_AD_B1_14_ACMP4_IN6 { 1206 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 1207 }; 1208 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_adc2_in3: IOMUXC_GPIO_AD_B1_14_ADC2_IN3 { 1209 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 1210 }; 1211 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_csi_data03: IOMUXC_GPIO_AD_B1_14_CSI_DATA03 { 1212 pinmux = <0x401f8134 4 0x401f8404 0 0x401f8324>; 1213 }; 1214 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_enet2_1588_event3_out: IOMUXC_GPIO_AD_B1_14_ENET2_1588_EVENT3_OUT { 1215 pinmux = <0x401f8134 8 0x0 0 0x401f8324>; 1216 }; 1217 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_flexio3_flexio14: IOMUXC_GPIO_AD_B1_14_FLEXIO3_FLEXIO14 { 1218 pinmux = <0x401f8134 9 0x0 0 0x401f8324>; 1219 }; 1220 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_flexspi_a_sclk: IOMUXC_GPIO_AD_B1_14_FLEXSPI_A_SCLK { 1221 pinmux = <0x401f8134 0 0x401f84c8 1 0x401f8324>; 1222 }; 1223 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_gpio1_io30: IOMUXC_GPIO_AD_B1_14_GPIO1_IO30 { 1224 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 1225 gpr = <0x400ac068 0x1e 0x0>; 1226 }; 1227 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_gpio6_io30: IOMUXC_GPIO_AD_B1_14_GPIO6_IO30 { 1228 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 1229 gpr = <0x400ac068 0x1e 0x1>; 1230 }; 1231 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_kpp_row0: IOMUXC_GPIO_AD_B1_14_KPP_ROW0 { 1232 pinmux = <0x401f8134 7 0x0 0 0x401f8324>; 1233 }; 1234 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_lpspi3_sdo: IOMUXC_GPIO_AD_B1_14_LPSPI3_SDO { 1235 pinmux = <0x401f8134 2 0x401f8518 1 0x401f8324>; 1236 }; 1237 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_sai1_tx_bclk: IOMUXC_GPIO_AD_B1_14_SAI1_TX_BCLK { 1238 pinmux = <0x401f8134 3 0x401f85a8 1 0x401f8324>; 1239 }; 1240 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_usdhc2_data6: IOMUXC_GPIO_AD_B1_14_USDHC2_DATA6 { 1241 pinmux = <0x401f8134 6 0x401f8600 1 0x401f8324>; 1242 }; 1243 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_acmp4_out: IOMUXC_GPIO_AD_B1_15_ACMP4_OUT { 1244 pinmux = <0x401f8138 1 0x0 0 0x401f8328>; 1245 }; 1246 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_adc2_in4: IOMUXC_GPIO_AD_B1_15_ADC2_IN4 { 1247 pinmux = <0x401f8138 5 0x0 0 0x401f8328>; 1248 }; 1249 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_csi_data02: IOMUXC_GPIO_AD_B1_15_CSI_DATA02 { 1250 pinmux = <0x401f8138 4 0x401f8400 0 0x401f8328>; 1251 }; 1252 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_enet2_1588_event3_in: IOMUXC_GPIO_AD_B1_15_ENET2_1588_EVENT3_IN { 1253 pinmux = <0x401f8138 8 0x0 0 0x401f8328>; 1254 }; 1255 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_flexio3_flexio15: IOMUXC_GPIO_AD_B1_15_FLEXIO3_FLEXIO15 { 1256 pinmux = <0x401f8138 9 0x0 0 0x401f8328>; 1257 }; 1258 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_flexspi_a_ss0_b: IOMUXC_GPIO_AD_B1_15_FLEXSPI_A_SS0_B { 1259 pinmux = <0x401f8138 0 0x0 0 0x401f8328>; 1260 }; 1261 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_gpio1_io31: IOMUXC_GPIO_AD_B1_15_GPIO1_IO31 { 1262 pinmux = <0x401f8138 5 0x0 0 0x401f8328>; 1263 gpr = <0x400ac068 0x1f 0x0>; 1264 }; 1265 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_gpio6_io31: IOMUXC_GPIO_AD_B1_15_GPIO6_IO31 { 1266 pinmux = <0x401f8138 5 0x0 0 0x401f8328>; 1267 gpr = <0x400ac068 0x1f 0x1>; 1268 }; 1269 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_kpp_col0: IOMUXC_GPIO_AD_B1_15_KPP_COL0 { 1270 pinmux = <0x401f8138 7 0x0 0 0x401f8328>; 1271 }; 1272 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_lpspi3_sck: IOMUXC_GPIO_AD_B1_15_LPSPI3_SCK { 1273 pinmux = <0x401f8138 2 0x401f8510 1 0x401f8328>; 1274 }; 1275 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_sai1_tx_sync: IOMUXC_GPIO_AD_B1_15_SAI1_TX_SYNC { 1276 pinmux = <0x401f8138 3 0x401f85ac 1 0x401f8328>; 1277 }; 1278 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_usdhc2_data7: IOMUXC_GPIO_AD_B1_15_USDHC2_DATA7 { 1279 pinmux = <0x401f8138 6 0x401f8604 1 0x401f8328>; 1280 }; 1281 /omit-if-no-ref/ iomuxc_gpio_b0_00_enet2_mdc: IOMUXC_GPIO_B0_00_ENET2_MDC { 1282 pinmux = <0x401f813c 8 0x0 0 0x401f832c>; 1283 }; 1284 /omit-if-no-ref/ iomuxc_gpio_b0_00_flexio2_flexio00: IOMUXC_GPIO_B0_00_FLEXIO2_FLEXIO00 { 1285 pinmux = <0x401f813c 4 0x0 0 0x401f832c>; 1286 }; 1287 /omit-if-no-ref/ iomuxc_gpio_b0_00_gpio2_io00: IOMUXC_GPIO_B0_00_GPIO2_IO00 { 1288 pinmux = <0x401f813c 5 0x0 0 0x401f832c>; 1289 gpr = <0x400ac06c 0x0 0x0>; 1290 }; 1291 /omit-if-no-ref/ iomuxc_gpio_b0_00_gpio7_io00: IOMUXC_GPIO_B0_00_GPIO7_IO00 { 1292 pinmux = <0x401f813c 5 0x0 0 0x401f832c>; 1293 gpr = <0x400ac06c 0x0 0x1>; 1294 }; 1295 /omit-if-no-ref/ iomuxc_gpio_b0_00_lcdif_clk: IOMUXC_GPIO_B0_00_LCDIF_CLK { 1296 pinmux = <0x401f813c 0 0x0 0 0x401f832c>; 1297 }; 1298 /omit-if-no-ref/ iomuxc_gpio_b0_00_lpspi4_pcs0: IOMUXC_GPIO_B0_00_LPSPI4_PCS0 { 1299 pinmux = <0x401f813c 3 0x401f851c 0 0x401f832c>; 1300 }; 1301 /omit-if-no-ref/ iomuxc_gpio_b0_00_mqs_right: IOMUXC_GPIO_B0_00_MQS_RIGHT { 1302 pinmux = <0x401f813c 2 0x0 0 0x401f832c>; 1303 }; 1304 /omit-if-no-ref/ iomuxc_gpio_b0_00_qtimer1_timer0: IOMUXC_GPIO_B0_00_QTIMER1_TIMER0 { 1305 pinmux = <0x401f813c 1 0x0 0 0x401f832c>; 1306 gpr = <0x400ac018 0x0 0x0>; 1307 }; 1308 /omit-if-no-ref/ iomuxc_gpio_b0_00_semc_csx1: IOMUXC_GPIO_B0_00_SEMC_CSX1 { 1309 pinmux = <0x401f813c 6 0x0 0 0x401f832c>; 1310 }; 1311 /omit-if-no-ref/ iomuxc_gpio_b0_01_enet2_mdio: IOMUXC_GPIO_B0_01_ENET2_MDIO { 1312 pinmux = <0x401f8140 8 0x401f8710 1 0x401f8330>; 1313 }; 1314 /omit-if-no-ref/ iomuxc_gpio_b0_01_flexio2_flexio01: IOMUXC_GPIO_B0_01_FLEXIO2_FLEXIO01 { 1315 pinmux = <0x401f8140 4 0x0 0 0x401f8330>; 1316 }; 1317 /omit-if-no-ref/ iomuxc_gpio_b0_01_gpio2_io01: IOMUXC_GPIO_B0_01_GPIO2_IO01 { 1318 pinmux = <0x401f8140 5 0x0 0 0x401f8330>; 1319 gpr = <0x400ac06c 0x1 0x0>; 1320 }; 1321 /omit-if-no-ref/ iomuxc_gpio_b0_01_gpio7_io01: IOMUXC_GPIO_B0_01_GPIO7_IO01 { 1322 pinmux = <0x401f8140 5 0x0 0 0x401f8330>; 1323 gpr = <0x400ac06c 0x1 0x1>; 1324 }; 1325 /omit-if-no-ref/ iomuxc_gpio_b0_01_lcdif_enable: IOMUXC_GPIO_B0_01_LCDIF_ENABLE { 1326 pinmux = <0x401f8140 0 0x0 0 0x401f8330>; 1327 }; 1328 /omit-if-no-ref/ iomuxc_gpio_b0_01_lpspi4_sdi: IOMUXC_GPIO_B0_01_LPSPI4_SDI { 1329 pinmux = <0x401f8140 3 0x401f8524 0 0x401f8330>; 1330 }; 1331 /omit-if-no-ref/ iomuxc_gpio_b0_01_mqs_left: IOMUXC_GPIO_B0_01_MQS_LEFT { 1332 pinmux = <0x401f8140 2 0x0 0 0x401f8330>; 1333 }; 1334 /omit-if-no-ref/ iomuxc_gpio_b0_01_qtimer1_timer1: IOMUXC_GPIO_B0_01_QTIMER1_TIMER1 { 1335 pinmux = <0x401f8140 1 0x0 0 0x401f8330>; 1336 gpr = <0x400ac018 0x1 0x0>; 1337 }; 1338 /omit-if-no-ref/ iomuxc_gpio_b0_01_semc_csx2: IOMUXC_GPIO_B0_01_SEMC_CSX2 { 1339 pinmux = <0x401f8140 6 0x0 0 0x401f8330>; 1340 }; 1341 /omit-if-no-ref/ iomuxc_gpio_b0_02_enet2_1588_event0_out: IOMUXC_GPIO_B0_02_ENET2_1588_EVENT0_OUT { 1342 pinmux = <0x401f8144 8 0x0 0 0x401f8334>; 1343 }; 1344 /omit-if-no-ref/ iomuxc_gpio_b0_02_flexcan1_tx: IOMUXC_GPIO_B0_02_FLEXCAN1_TX { 1345 pinmux = <0x401f8144 2 0x0 0 0x401f8334>; 1346 }; 1347 /omit-if-no-ref/ iomuxc_gpio_b0_02_flexio2_flexio02: IOMUXC_GPIO_B0_02_FLEXIO2_FLEXIO02 { 1348 pinmux = <0x401f8144 4 0x0 0 0x401f8334>; 1349 }; 1350 /omit-if-no-ref/ iomuxc_gpio_b0_02_gpio2_io02: IOMUXC_GPIO_B0_02_GPIO2_IO02 { 1351 pinmux = <0x401f8144 5 0x0 0 0x401f8334>; 1352 gpr = <0x400ac06c 0x2 0x0>; 1353 }; 1354 /omit-if-no-ref/ iomuxc_gpio_b0_02_gpio7_io02: IOMUXC_GPIO_B0_02_GPIO7_IO02 { 1355 pinmux = <0x401f8144 5 0x0 0 0x401f8334>; 1356 gpr = <0x400ac06c 0x2 0x1>; 1357 }; 1358 /omit-if-no-ref/ iomuxc_gpio_b0_02_lcdif_hsync: IOMUXC_GPIO_B0_02_LCDIF_HSYNC { 1359 pinmux = <0x401f8144 0 0x0 0 0x401f8334>; 1360 }; 1361 /omit-if-no-ref/ iomuxc_gpio_b0_02_lpspi4_sdo: IOMUXC_GPIO_B0_02_LPSPI4_SDO { 1362 pinmux = <0x401f8144 3 0x401f8528 0 0x401f8334>; 1363 }; 1364 /omit-if-no-ref/ iomuxc_gpio_b0_02_qtimer1_timer2: IOMUXC_GPIO_B0_02_QTIMER1_TIMER2 { 1365 pinmux = <0x401f8144 1 0x0 0 0x401f8334>; 1366 gpr = <0x400ac018 0x2 0x0>; 1367 }; 1368 /omit-if-no-ref/ iomuxc_gpio_b0_02_semc_csx3: IOMUXC_GPIO_B0_02_SEMC_CSX3 { 1369 pinmux = <0x401f8144 6 0x0 0 0x401f8334>; 1370 }; 1371 /omit-if-no-ref/ iomuxc_gpio_b0_03_enet2_1588_event0_in: IOMUXC_GPIO_B0_03_ENET2_1588_EVENT0_IN { 1372 pinmux = <0x401f8148 8 0x401f8724 1 0x401f8338>; 1373 }; 1374 /omit-if-no-ref/ iomuxc_gpio_b0_03_flexcan1_rx: IOMUXC_GPIO_B0_03_FLEXCAN1_RX { 1375 pinmux = <0x401f8148 2 0x401f844c 3 0x401f8338>; 1376 }; 1377 /omit-if-no-ref/ iomuxc_gpio_b0_03_flexio2_flexio03: IOMUXC_GPIO_B0_03_FLEXIO2_FLEXIO03 { 1378 pinmux = <0x401f8148 4 0x0 0 0x401f8338>; 1379 }; 1380 /omit-if-no-ref/ iomuxc_gpio_b0_03_gpio2_io03: IOMUXC_GPIO_B0_03_GPIO2_IO03 { 1381 pinmux = <0x401f8148 5 0x0 0 0x401f8338>; 1382 gpr = <0x400ac06c 0x3 0x0>; 1383 }; 1384 /omit-if-no-ref/ iomuxc_gpio_b0_03_gpio7_io03: IOMUXC_GPIO_B0_03_GPIO7_IO03 { 1385 pinmux = <0x401f8148 5 0x0 0 0x401f8338>; 1386 gpr = <0x400ac06c 0x3 0x1>; 1387 }; 1388 /omit-if-no-ref/ iomuxc_gpio_b0_03_lcdif_vsync: IOMUXC_GPIO_B0_03_LCDIF_VSYNC { 1389 pinmux = <0x401f8148 0 0x0 0 0x401f8338>; 1390 }; 1391 /omit-if-no-ref/ iomuxc_gpio_b0_03_lpspi4_sck: IOMUXC_GPIO_B0_03_LPSPI4_SCK { 1392 pinmux = <0x401f8148 3 0x401f8520 0 0x401f8338>; 1393 }; 1394 /omit-if-no-ref/ iomuxc_gpio_b0_03_qtimer2_timer0: IOMUXC_GPIO_B0_03_QTIMER2_TIMER0 { 1395 pinmux = <0x401f8148 1 0x401f856c 1 0x401f8338>; 1396 gpr = <0x400ac018 0x4 0x0>; 1397 }; 1398 /omit-if-no-ref/ iomuxc_gpio_b0_03_wdog2_rst_b_deb: IOMUXC_GPIO_B0_03_WDOG2_RST_B_DEB { 1399 pinmux = <0x401f8148 6 0x0 0 0x401f8338>; 1400 }; 1401 /omit-if-no-ref/ iomuxc_gpio_b0_04_arm_trace0: IOMUXC_GPIO_B0_04_ARM_TRACE0 { 1402 pinmux = <0x401f814c 3 0x0 0 0x401f833c>; 1403 }; 1404 /omit-if-no-ref/ iomuxc_gpio_b0_04_enet2_tx_data3: IOMUXC_GPIO_B0_04_ENET2_TX_DATA3 { 1405 pinmux = <0x401f814c 8 0x0 0 0x401f833c>; 1406 }; 1407 /omit-if-no-ref/ iomuxc_gpio_b0_04_flexio2_flexio04: IOMUXC_GPIO_B0_04_FLEXIO2_FLEXIO04 { 1408 pinmux = <0x401f814c 4 0x0 0 0x401f833c>; 1409 }; 1410 /omit-if-no-ref/ iomuxc_gpio_b0_04_gpio2_io04: IOMUXC_GPIO_B0_04_GPIO2_IO04 { 1411 pinmux = <0x401f814c 5 0x0 0 0x401f833c>; 1412 gpr = <0x400ac06c 0x4 0x0>; 1413 }; 1414 /omit-if-no-ref/ iomuxc_gpio_b0_04_gpio7_io04: IOMUXC_GPIO_B0_04_GPIO7_IO04 { 1415 pinmux = <0x401f814c 5 0x0 0 0x401f833c>; 1416 gpr = <0x400ac06c 0x4 0x1>; 1417 }; 1418 /omit-if-no-ref/ iomuxc_gpio_b0_04_lcdif_data00: IOMUXC_GPIO_B0_04_LCDIF_DATA00 { 1419 pinmux = <0x401f814c 0 0x0 0 0x401f833c>; 1420 }; 1421 /omit-if-no-ref/ iomuxc_gpio_b0_04_lpi2c2_scl: IOMUXC_GPIO_B0_04_LPI2C2_SCL { 1422 pinmux = <0x401f814c 2 0x401f84d4 1 0x401f833c>; 1423 }; 1424 /omit-if-no-ref/ iomuxc_gpio_b0_04_qtimer2_timer1: IOMUXC_GPIO_B0_04_QTIMER2_TIMER1 { 1425 pinmux = <0x401f814c 1 0x401f8570 1 0x401f833c>; 1426 gpr = <0x400ac018 0x5 0x0>; 1427 }; 1428 /omit-if-no-ref/ iomuxc_gpio_b0_04_src_bt_cfg0: IOMUXC_GPIO_B0_04_SRC_BT_CFG0 { 1429 pinmux = <0x401f814c 6 0x0 0 0x401f833c>; 1430 }; 1431 /omit-if-no-ref/ iomuxc_gpio_b0_05_arm_trace1: IOMUXC_GPIO_B0_05_ARM_TRACE1 { 1432 pinmux = <0x401f8150 3 0x0 0 0x401f8340>; 1433 }; 1434 /omit-if-no-ref/ iomuxc_gpio_b0_05_enet2_tx_data2: IOMUXC_GPIO_B0_05_ENET2_TX_DATA2 { 1435 pinmux = <0x401f8150 8 0x0 0 0x401f8340>; 1436 }; 1437 /omit-if-no-ref/ iomuxc_gpio_b0_05_flexio2_flexio05: IOMUXC_GPIO_B0_05_FLEXIO2_FLEXIO05 { 1438 pinmux = <0x401f8150 4 0x0 0 0x401f8340>; 1439 }; 1440 /omit-if-no-ref/ iomuxc_gpio_b0_05_gpio2_io05: IOMUXC_GPIO_B0_05_GPIO2_IO05 { 1441 pinmux = <0x401f8150 5 0x0 0 0x401f8340>; 1442 gpr = <0x400ac06c 0x5 0x0>; 1443 }; 1444 /omit-if-no-ref/ iomuxc_gpio_b0_05_gpio7_io05: IOMUXC_GPIO_B0_05_GPIO7_IO05 { 1445 pinmux = <0x401f8150 5 0x0 0 0x401f8340>; 1446 gpr = <0x400ac06c 0x5 0x1>; 1447 }; 1448 /omit-if-no-ref/ iomuxc_gpio_b0_05_lcdif_data01: IOMUXC_GPIO_B0_05_LCDIF_DATA01 { 1449 pinmux = <0x401f8150 0 0x0 0 0x401f8340>; 1450 }; 1451 /omit-if-no-ref/ iomuxc_gpio_b0_05_lpi2c2_sda: IOMUXC_GPIO_B0_05_LPI2C2_SDA { 1452 pinmux = <0x401f8150 2 0x401f84d8 1 0x401f8340>; 1453 }; 1454 /omit-if-no-ref/ iomuxc_gpio_b0_05_qtimer2_timer2: IOMUXC_GPIO_B0_05_QTIMER2_TIMER2 { 1455 pinmux = <0x401f8150 1 0x401f8574 1 0x401f8340>; 1456 gpr = <0x400ac018 0x6 0x0>; 1457 }; 1458 /omit-if-no-ref/ iomuxc_gpio_b0_05_src_bt_cfg1: IOMUXC_GPIO_B0_05_SRC_BT_CFG1 { 1459 pinmux = <0x401f8150 6 0x0 0 0x401f8340>; 1460 }; 1461 /omit-if-no-ref/ iomuxc_gpio_b0_06_arm_trace2: IOMUXC_GPIO_B0_06_ARM_TRACE2 { 1462 pinmux = <0x401f8154 3 0x0 0 0x401f8344>; 1463 }; 1464 /omit-if-no-ref/ iomuxc_gpio_b0_06_enet2_rx_clk: IOMUXC_GPIO_B0_06_ENET2_RX_CLK { 1465 pinmux = <0x401f8154 8 0x0 0 0x401f8344>; 1466 }; 1467 /omit-if-no-ref/ iomuxc_gpio_b0_06_flexio2_flexio06: IOMUXC_GPIO_B0_06_FLEXIO2_FLEXIO06 { 1468 pinmux = <0x401f8154 4 0x0 0 0x401f8344>; 1469 }; 1470 /omit-if-no-ref/ iomuxc_gpio_b0_06_flexpwm2_pwma0: IOMUXC_GPIO_B0_06_FLEXPWM2_PWMA0 { 1471 pinmux = <0x401f8154 2 0x401f8478 1 0x401f8344>; 1472 }; 1473 /omit-if-no-ref/ iomuxc_gpio_b0_06_gpio2_io06: IOMUXC_GPIO_B0_06_GPIO2_IO06 { 1474 pinmux = <0x401f8154 5 0x0 0 0x401f8344>; 1475 gpr = <0x400ac06c 0x6 0x0>; 1476 }; 1477 /omit-if-no-ref/ iomuxc_gpio_b0_06_gpio7_io06: IOMUXC_GPIO_B0_06_GPIO7_IO06 { 1478 pinmux = <0x401f8154 5 0x0 0 0x401f8344>; 1479 gpr = <0x400ac06c 0x6 0x1>; 1480 }; 1481 /omit-if-no-ref/ iomuxc_gpio_b0_06_lcdif_data02: IOMUXC_GPIO_B0_06_LCDIF_DATA02 { 1482 pinmux = <0x401f8154 0 0x0 0 0x401f8344>; 1483 }; 1484 /omit-if-no-ref/ iomuxc_gpio_b0_06_qtimer3_timer0: IOMUXC_GPIO_B0_06_QTIMER3_TIMER0 { 1485 pinmux = <0x401f8154 1 0x401f857c 2 0x401f8344>; 1486 gpr = <0x400ac018 0x8 0x0>; 1487 }; 1488 /omit-if-no-ref/ iomuxc_gpio_b0_06_src_bt_cfg2: IOMUXC_GPIO_B0_06_SRC_BT_CFG2 { 1489 pinmux = <0x401f8154 6 0x0 0 0x401f8344>; 1490 }; 1491 /omit-if-no-ref/ iomuxc_gpio_b0_07_arm_trace3: IOMUXC_GPIO_B0_07_ARM_TRACE3 { 1492 pinmux = <0x401f8158 3 0x0 0 0x401f8348>; 1493 }; 1494 /omit-if-no-ref/ iomuxc_gpio_b0_07_enet2_tx_er: IOMUXC_GPIO_B0_07_ENET2_TX_ER { 1495 pinmux = <0x401f8158 8 0x0 0 0x401f8348>; 1496 }; 1497 /omit-if-no-ref/ iomuxc_gpio_b0_07_flexio2_flexio07: IOMUXC_GPIO_B0_07_FLEXIO2_FLEXIO07 { 1498 pinmux = <0x401f8158 4 0x0 0 0x401f8348>; 1499 }; 1500 /omit-if-no-ref/ iomuxc_gpio_b0_07_flexpwm2_pwmb0: IOMUXC_GPIO_B0_07_FLEXPWM2_PWMB0 { 1501 pinmux = <0x401f8158 2 0x401f8488 1 0x401f8348>; 1502 }; 1503 /omit-if-no-ref/ iomuxc_gpio_b0_07_gpio2_io07: IOMUXC_GPIO_B0_07_GPIO2_IO07 { 1504 pinmux = <0x401f8158 5 0x0 0 0x401f8348>; 1505 gpr = <0x400ac06c 0x7 0x0>; 1506 }; 1507 /omit-if-no-ref/ iomuxc_gpio_b0_07_gpio7_io07: IOMUXC_GPIO_B0_07_GPIO7_IO07 { 1508 pinmux = <0x401f8158 5 0x0 0 0x401f8348>; 1509 gpr = <0x400ac06c 0x7 0x1>; 1510 }; 1511 /omit-if-no-ref/ iomuxc_gpio_b0_07_lcdif_data03: IOMUXC_GPIO_B0_07_LCDIF_DATA03 { 1512 pinmux = <0x401f8158 0 0x0 0 0x401f8348>; 1513 }; 1514 /omit-if-no-ref/ iomuxc_gpio_b0_07_qtimer3_timer1: IOMUXC_GPIO_B0_07_QTIMER3_TIMER1 { 1515 pinmux = <0x401f8158 1 0x401f8580 2 0x401f8348>; 1516 gpr = <0x400ac018 0x9 0x0>; 1517 }; 1518 /omit-if-no-ref/ iomuxc_gpio_b0_07_src_bt_cfg3: IOMUXC_GPIO_B0_07_SRC_BT_CFG3 { 1519 pinmux = <0x401f8158 6 0x0 0 0x401f8348>; 1520 }; 1521 /omit-if-no-ref/ iomuxc_gpio_b0_08_enet2_rx_data3: IOMUXC_GPIO_B0_08_ENET2_RX_DATA3 { 1522 pinmux = <0x401f815c 8 0x0 0 0x401f834c>; 1523 }; 1524 /omit-if-no-ref/ iomuxc_gpio_b0_08_flexio2_flexio08: IOMUXC_GPIO_B0_08_FLEXIO2_FLEXIO08 { 1525 pinmux = <0x401f815c 4 0x0 0 0x401f834c>; 1526 }; 1527 /omit-if-no-ref/ iomuxc_gpio_b0_08_flexpwm2_pwma1: IOMUXC_GPIO_B0_08_FLEXPWM2_PWMA1 { 1528 pinmux = <0x401f815c 2 0x401f847c 1 0x401f834c>; 1529 }; 1530 /omit-if-no-ref/ iomuxc_gpio_b0_08_gpio2_io08: IOMUXC_GPIO_B0_08_GPIO2_IO08 { 1531 pinmux = <0x401f815c 5 0x0 0 0x401f834c>; 1532 gpr = <0x400ac06c 0x8 0x0>; 1533 }; 1534 /omit-if-no-ref/ iomuxc_gpio_b0_08_gpio7_io08: IOMUXC_GPIO_B0_08_GPIO7_IO08 { 1535 pinmux = <0x401f815c 5 0x0 0 0x401f834c>; 1536 gpr = <0x400ac06c 0x8 0x1>; 1537 }; 1538 /omit-if-no-ref/ iomuxc_gpio_b0_08_lcdif_data04: IOMUXC_GPIO_B0_08_LCDIF_DATA04 { 1539 pinmux = <0x401f815c 0 0x0 0 0x401f834c>; 1540 }; 1541 /omit-if-no-ref/ iomuxc_gpio_b0_08_lpuart3_tx: IOMUXC_GPIO_B0_08_LPUART3_TX { 1542 pinmux = <0x401f815c 3 0x401f853c 2 0x401f834c>; 1543 }; 1544 /omit-if-no-ref/ iomuxc_gpio_b0_08_qtimer3_timer2: IOMUXC_GPIO_B0_08_QTIMER3_TIMER2 { 1545 pinmux = <0x401f815c 1 0x401f8584 2 0x401f834c>; 1546 gpr = <0x400ac018 0xa 0x0>; 1547 }; 1548 /omit-if-no-ref/ iomuxc_gpio_b0_08_src_bt_cfg4: IOMUXC_GPIO_B0_08_SRC_BT_CFG4 { 1549 pinmux = <0x401f815c 6 0x0 0 0x401f834c>; 1550 }; 1551 /omit-if-no-ref/ iomuxc_gpio_b0_09_enet2_rx_data2: IOMUXC_GPIO_B0_09_ENET2_RX_DATA2 { 1552 pinmux = <0x401f8160 8 0x0 0 0x401f8350>; 1553 }; 1554 /omit-if-no-ref/ iomuxc_gpio_b0_09_flexio2_flexio09: IOMUXC_GPIO_B0_09_FLEXIO2_FLEXIO09 { 1555 pinmux = <0x401f8160 4 0x0 0 0x401f8350>; 1556 }; 1557 /omit-if-no-ref/ iomuxc_gpio_b0_09_flexpwm2_pwmb1: IOMUXC_GPIO_B0_09_FLEXPWM2_PWMB1 { 1558 pinmux = <0x401f8160 2 0x401f848c 1 0x401f8350>; 1559 }; 1560 /omit-if-no-ref/ iomuxc_gpio_b0_09_gpio2_io09: IOMUXC_GPIO_B0_09_GPIO2_IO09 { 1561 pinmux = <0x401f8160 5 0x0 0 0x401f8350>; 1562 gpr = <0x400ac06c 0x9 0x0>; 1563 }; 1564 /omit-if-no-ref/ iomuxc_gpio_b0_09_gpio7_io09: IOMUXC_GPIO_B0_09_GPIO7_IO09 { 1565 pinmux = <0x401f8160 5 0x0 0 0x401f8350>; 1566 gpr = <0x400ac06c 0x9 0x1>; 1567 }; 1568 /omit-if-no-ref/ iomuxc_gpio_b0_09_lcdif_data05: IOMUXC_GPIO_B0_09_LCDIF_DATA05 { 1569 pinmux = <0x401f8160 0 0x0 0 0x401f8350>; 1570 }; 1571 /omit-if-no-ref/ iomuxc_gpio_b0_09_lpuart3_rx: IOMUXC_GPIO_B0_09_LPUART3_RX { 1572 pinmux = <0x401f8160 3 0x401f8538 2 0x401f8350>; 1573 }; 1574 /omit-if-no-ref/ iomuxc_gpio_b0_09_qtimer4_timer0: IOMUXC_GPIO_B0_09_QTIMER4_TIMER0 { 1575 pinmux = <0x401f8160 1 0x0 0 0x401f8350>; 1576 gpr = <0x400ac018 0xc 0x0>; 1577 }; 1578 /omit-if-no-ref/ iomuxc_gpio_b0_09_src_bt_cfg5: IOMUXC_GPIO_B0_09_SRC_BT_CFG5 { 1579 pinmux = <0x401f8160 6 0x0 0 0x401f8350>; 1580 }; 1581 /omit-if-no-ref/ iomuxc_gpio_b0_10_enet2_crs: IOMUXC_GPIO_B0_10_ENET2_CRS { 1582 pinmux = <0x401f8164 8 0x0 0 0x401f8354>; 1583 }; 1584 /omit-if-no-ref/ iomuxc_gpio_b0_10_flexio2_flexio10: IOMUXC_GPIO_B0_10_FLEXIO2_FLEXIO10 { 1585 pinmux = <0x401f8164 4 0x0 0 0x401f8354>; 1586 }; 1587 /omit-if-no-ref/ iomuxc_gpio_b0_10_flexpwm2_pwma2: IOMUXC_GPIO_B0_10_FLEXPWM2_PWMA2 { 1588 pinmux = <0x401f8164 2 0x401f8480 1 0x401f8354>; 1589 }; 1590 /omit-if-no-ref/ iomuxc_gpio_b0_10_gpio2_io10: IOMUXC_GPIO_B0_10_GPIO2_IO10 { 1591 pinmux = <0x401f8164 5 0x0 0 0x401f8354>; 1592 gpr = <0x400ac06c 0xa 0x0>; 1593 }; 1594 /omit-if-no-ref/ iomuxc_gpio_b0_10_gpio7_io10: IOMUXC_GPIO_B0_10_GPIO7_IO10 { 1595 pinmux = <0x401f8164 5 0x0 0 0x401f8354>; 1596 gpr = <0x400ac06c 0xa 0x1>; 1597 }; 1598 /omit-if-no-ref/ iomuxc_gpio_b0_10_lcdif_data06: IOMUXC_GPIO_B0_10_LCDIF_DATA06 { 1599 pinmux = <0x401f8164 0 0x0 0 0x401f8354>; 1600 }; 1601 /omit-if-no-ref/ iomuxc_gpio_b0_10_qtimer4_timer1: IOMUXC_GPIO_B0_10_QTIMER4_TIMER1 { 1602 pinmux = <0x401f8164 1 0x0 0 0x401f8354>; 1603 gpr = <0x400ac018 0xd 0x0>; 1604 }; 1605 /omit-if-no-ref/ iomuxc_gpio_b0_10_sai1_tx_data3: IOMUXC_GPIO_B0_10_SAI1_TX_DATA3 { 1606 pinmux = <0x401f8164 3 0x401f8598 1 0x401f8354>; 1607 }; 1608 /omit-if-no-ref/ iomuxc_gpio_b0_10_src_bt_cfg6: IOMUXC_GPIO_B0_10_SRC_BT_CFG6 { 1609 pinmux = <0x401f8164 6 0x0 0 0x401f8354>; 1610 }; 1611 /omit-if-no-ref/ iomuxc_gpio_b0_11_enet2_col: IOMUXC_GPIO_B0_11_ENET2_COL { 1612 pinmux = <0x401f8168 8 0x0 0 0x401f8358>; 1613 }; 1614 /omit-if-no-ref/ iomuxc_gpio_b0_11_flexio2_flexio11: IOMUXC_GPIO_B0_11_FLEXIO2_FLEXIO11 { 1615 pinmux = <0x401f8168 4 0x0 0 0x401f8358>; 1616 }; 1617 /omit-if-no-ref/ iomuxc_gpio_b0_11_flexpwm2_pwmb2: IOMUXC_GPIO_B0_11_FLEXPWM2_PWMB2 { 1618 pinmux = <0x401f8168 2 0x401f8490 1 0x401f8358>; 1619 }; 1620 /omit-if-no-ref/ iomuxc_gpio_b0_11_gpio2_io11: IOMUXC_GPIO_B0_11_GPIO2_IO11 { 1621 pinmux = <0x401f8168 5 0x0 0 0x401f8358>; 1622 gpr = <0x400ac06c 0xb 0x0>; 1623 }; 1624 /omit-if-no-ref/ iomuxc_gpio_b0_11_gpio7_io11: IOMUXC_GPIO_B0_11_GPIO7_IO11 { 1625 pinmux = <0x401f8168 5 0x0 0 0x401f8358>; 1626 gpr = <0x400ac06c 0xb 0x1>; 1627 }; 1628 /omit-if-no-ref/ iomuxc_gpio_b0_11_lcdif_data07: IOMUXC_GPIO_B0_11_LCDIF_DATA07 { 1629 pinmux = <0x401f8168 0 0x0 0 0x401f8358>; 1630 }; 1631 /omit-if-no-ref/ iomuxc_gpio_b0_11_qtimer4_timer2: IOMUXC_GPIO_B0_11_QTIMER4_TIMER2 { 1632 pinmux = <0x401f8168 1 0x0 0 0x401f8358>; 1633 gpr = <0x400ac018 0xe 0x0>; 1634 }; 1635 /omit-if-no-ref/ iomuxc_gpio_b0_11_sai1_tx_data2: IOMUXC_GPIO_B0_11_SAI1_TX_DATA2 { 1636 pinmux = <0x401f8168 3 0x401f859c 1 0x401f8358>; 1637 }; 1638 /omit-if-no-ref/ iomuxc_gpio_b0_11_src_bt_cfg7: IOMUXC_GPIO_B0_11_SRC_BT_CFG7 { 1639 pinmux = <0x401f8168 6 0x0 0 0x401f8358>; 1640 }; 1641 /omit-if-no-ref/ iomuxc_gpio_b0_12_arm_trace_clk: IOMUXC_GPIO_B0_12_ARM_TRACE_CLK { 1642 pinmux = <0x401f816c 2 0x0 0 0x401f835c>; 1643 }; 1644 /omit-if-no-ref/ iomuxc_gpio_b0_12_enet2_tx_data0: IOMUXC_GPIO_B0_12_ENET2_TX_DATA0 { 1645 pinmux = <0x401f816c 8 0x0 0 0x401f835c>; 1646 }; 1647 /omit-if-no-ref/ iomuxc_gpio_b0_12_flexio2_flexio12: IOMUXC_GPIO_B0_12_FLEXIO2_FLEXIO12 { 1648 pinmux = <0x401f816c 4 0x0 0 0x401f835c>; 1649 }; 1650 /omit-if-no-ref/ iomuxc_gpio_b0_12_gpio2_io12: IOMUXC_GPIO_B0_12_GPIO2_IO12 { 1651 pinmux = <0x401f816c 5 0x0 0 0x401f835c>; 1652 gpr = <0x400ac06c 0xc 0x0>; 1653 }; 1654 /omit-if-no-ref/ iomuxc_gpio_b0_12_gpio7_io12: IOMUXC_GPIO_B0_12_GPIO7_IO12 { 1655 pinmux = <0x401f816c 5 0x0 0 0x401f835c>; 1656 gpr = <0x400ac06c 0xc 0x1>; 1657 }; 1658 /omit-if-no-ref/ iomuxc_gpio_b0_12_lcdif_data08: IOMUXC_GPIO_B0_12_LCDIF_DATA08 { 1659 pinmux = <0x401f816c 0 0x0 0 0x401f835c>; 1660 }; 1661 /omit-if-no-ref/ iomuxc_gpio_b0_12_sai1_tx_data1: IOMUXC_GPIO_B0_12_SAI1_TX_DATA1 { 1662 pinmux = <0x401f816c 3 0x401f85a0 1 0x401f835c>; 1663 }; 1664 /omit-if-no-ref/ iomuxc_gpio_b0_12_src_bt_cfg8: IOMUXC_GPIO_B0_12_SRC_BT_CFG8 { 1665 pinmux = <0x401f816c 6 0x0 0 0x401f835c>; 1666 }; 1667 /omit-if-no-ref/ iomuxc_gpio_b0_12_xbar1_xbar_in10: IOMUXC_GPIO_B0_12_XBAR1_XBAR_IN10 { 1668 pinmux = <0x401f816c 1 0x0 0 0x401f835c>; 1669 gpr = <0x400ac018 0x16 0x0>; 1670 }; 1671 /omit-if-no-ref/ iomuxc_gpio_b0_12_xbar1_xbar_inout10: IOMUXC_GPIO_B0_12_XBAR1_XBAR_INOUT10 { 1672 pinmux = <0x401f816c 1 0x0 0 0x401f835c>; 1673 gpr = <0x400ac018 0x16 0x0>; 1674 }; 1675 /omit-if-no-ref/ iomuxc_gpio_b0_13_arm_trace_swo: IOMUXC_GPIO_B0_13_ARM_TRACE_SWO { 1676 pinmux = <0x401f8170 2 0x0 0 0x401f8360>; 1677 }; 1678 /omit-if-no-ref/ iomuxc_gpio_b0_13_enet2_tx_data1: IOMUXC_GPIO_B0_13_ENET2_TX_DATA1 { 1679 pinmux = <0x401f8170 8 0x0 0 0x401f8360>; 1680 }; 1681 /omit-if-no-ref/ iomuxc_gpio_b0_13_flexio2_flexio13: IOMUXC_GPIO_B0_13_FLEXIO2_FLEXIO13 { 1682 pinmux = <0x401f8170 4 0x0 0 0x401f8360>; 1683 }; 1684 /omit-if-no-ref/ iomuxc_gpio_b0_13_gpio2_io13: IOMUXC_GPIO_B0_13_GPIO2_IO13 { 1685 pinmux = <0x401f8170 5 0x0 0 0x401f8360>; 1686 gpr = <0x400ac06c 0xd 0x0>; 1687 }; 1688 /omit-if-no-ref/ iomuxc_gpio_b0_13_gpio7_io13: IOMUXC_GPIO_B0_13_GPIO7_IO13 { 1689 pinmux = <0x401f8170 5 0x0 0 0x401f8360>; 1690 gpr = <0x400ac06c 0xd 0x1>; 1691 }; 1692 /omit-if-no-ref/ iomuxc_gpio_b0_13_lcdif_data09: IOMUXC_GPIO_B0_13_LCDIF_DATA09 { 1693 pinmux = <0x401f8170 0 0x0 0 0x401f8360>; 1694 }; 1695 /omit-if-no-ref/ iomuxc_gpio_b0_13_sai1_mclk: IOMUXC_GPIO_B0_13_SAI1_MCLK { 1696 pinmux = <0x401f8170 3 0x401f858c 2 0x401f8360>; 1697 }; 1698 /omit-if-no-ref/ iomuxc_gpio_b0_13_src_bt_cfg9: IOMUXC_GPIO_B0_13_SRC_BT_CFG9 { 1699 pinmux = <0x401f8170 6 0x0 0 0x401f8360>; 1700 }; 1701 /omit-if-no-ref/ iomuxc_gpio_b0_13_xbar1_xbar_in11: IOMUXC_GPIO_B0_13_XBAR1_XBAR_IN11 { 1702 pinmux = <0x401f8170 1 0x0 0 0x401f8360>; 1703 gpr = <0x400ac018 0x17 0x0>; 1704 }; 1705 /omit-if-no-ref/ iomuxc_gpio_b0_13_xbar1_xbar_inout11: IOMUXC_GPIO_B0_13_XBAR1_XBAR_INOUT11 { 1706 pinmux = <0x401f8170 1 0x0 0 0x401f8360>; 1707 gpr = <0x400ac018 0x17 0x0>; 1708 }; 1709 /omit-if-no-ref/ iomuxc_gpio_b0_14_arm_txev: IOMUXC_GPIO_B0_14_ARM_TXEV { 1710 pinmux = <0x401f8174 2 0x0 0 0x401f8364>; 1711 }; 1712 /omit-if-no-ref/ iomuxc_gpio_b0_14_enet2_tx_en: IOMUXC_GPIO_B0_14_ENET2_TX_EN { 1713 pinmux = <0x401f8174 8 0x0 0 0x401f8364>; 1714 }; 1715 /omit-if-no-ref/ iomuxc_gpio_b0_14_flexio2_flexio14: IOMUXC_GPIO_B0_14_FLEXIO2_FLEXIO14 { 1716 pinmux = <0x401f8174 4 0x0 0 0x401f8364>; 1717 }; 1718 /omit-if-no-ref/ iomuxc_gpio_b0_14_gpio2_io14: IOMUXC_GPIO_B0_14_GPIO2_IO14 { 1719 pinmux = <0x401f8174 5 0x0 0 0x401f8364>; 1720 gpr = <0x400ac06c 0xe 0x0>; 1721 }; 1722 /omit-if-no-ref/ iomuxc_gpio_b0_14_gpio7_io14: IOMUXC_GPIO_B0_14_GPIO7_IO14 { 1723 pinmux = <0x401f8174 5 0x0 0 0x401f8364>; 1724 gpr = <0x400ac06c 0xe 0x1>; 1725 }; 1726 /omit-if-no-ref/ iomuxc_gpio_b0_14_lcdif_data10: IOMUXC_GPIO_B0_14_LCDIF_DATA10 { 1727 pinmux = <0x401f8174 0 0x0 0 0x401f8364>; 1728 }; 1729 /omit-if-no-ref/ iomuxc_gpio_b0_14_sai1_rx_sync: IOMUXC_GPIO_B0_14_SAI1_RX_SYNC { 1730 pinmux = <0x401f8174 3 0x401f85a4 2 0x401f8364>; 1731 }; 1732 /omit-if-no-ref/ iomuxc_gpio_b0_14_src_bt_cfg10: IOMUXC_GPIO_B0_14_SRC_BT_CFG10 { 1733 pinmux = <0x401f8174 6 0x0 0 0x401f8364>; 1734 }; 1735 /omit-if-no-ref/ iomuxc_gpio_b0_14_xbar1_xbar_in12: IOMUXC_GPIO_B0_14_XBAR1_XBAR_IN12 { 1736 pinmux = <0x401f8174 1 0x0 0 0x401f8364>; 1737 gpr = <0x400ac018 0x18 0x0>; 1738 }; 1739 /omit-if-no-ref/ iomuxc_gpio_b0_14_xbar1_xbar_inout12: IOMUXC_GPIO_B0_14_XBAR1_XBAR_INOUT12 { 1740 pinmux = <0x401f8174 1 0x0 0 0x401f8364>; 1741 gpr = <0x400ac018 0x18 0x0>; 1742 }; 1743 /omit-if-no-ref/ iomuxc_gpio_b0_15_arm_rxev: IOMUXC_GPIO_B0_15_ARM_RXEV { 1744 pinmux = <0x401f8178 2 0x0 0 0x401f8368>; 1745 }; 1746 /omit-if-no-ref/ iomuxc_gpio_b0_15_enet2_ref_clk2: IOMUXC_GPIO_B0_15_ENET2_REF_CLK2 { 1747 pinmux = <0x401f8178 9 0x401f870c 2 0x401f8368>; 1748 }; 1749 /omit-if-no-ref/ iomuxc_gpio_b0_15_enet2_tx_clk: IOMUXC_GPIO_B0_15_ENET2_TX_CLK { 1750 pinmux = <0x401f8178 8 0x401f8728 2 0x401f8368>; 1751 }; 1752 /omit-if-no-ref/ iomuxc_gpio_b0_15_flexio2_flexio15: IOMUXC_GPIO_B0_15_FLEXIO2_FLEXIO15 { 1753 pinmux = <0x401f8178 4 0x0 0 0x401f8368>; 1754 }; 1755 /omit-if-no-ref/ iomuxc_gpio_b0_15_gpio2_io15: IOMUXC_GPIO_B0_15_GPIO2_IO15 { 1756 pinmux = <0x401f8178 5 0x0 0 0x401f8368>; 1757 gpr = <0x400ac06c 0xf 0x0>; 1758 }; 1759 /omit-if-no-ref/ iomuxc_gpio_b0_15_gpio7_io15: IOMUXC_GPIO_B0_15_GPIO7_IO15 { 1760 pinmux = <0x401f8178 5 0x0 0 0x401f8368>; 1761 gpr = <0x400ac06c 0xf 0x1>; 1762 }; 1763 /omit-if-no-ref/ iomuxc_gpio_b0_15_lcdif_data11: IOMUXC_GPIO_B0_15_LCDIF_DATA11 { 1764 pinmux = <0x401f8178 0 0x0 0 0x401f8368>; 1765 }; 1766 /omit-if-no-ref/ iomuxc_gpio_b0_15_sai1_rx_bclk: IOMUXC_GPIO_B0_15_SAI1_RX_BCLK { 1767 pinmux = <0x401f8178 3 0x401f8590 2 0x401f8368>; 1768 }; 1769 /omit-if-no-ref/ iomuxc_gpio_b0_15_src_bt_cfg11: IOMUXC_GPIO_B0_15_SRC_BT_CFG11 { 1770 pinmux = <0x401f8178 6 0x0 0 0x401f8368>; 1771 }; 1772 /omit-if-no-ref/ iomuxc_gpio_b0_15_xbar1_xbar_in13: IOMUXC_GPIO_B0_15_XBAR1_XBAR_IN13 { 1773 pinmux = <0x401f8178 1 0x0 0 0x401f8368>; 1774 gpr = <0x400ac018 0x19 0x0>; 1775 }; 1776 /omit-if-no-ref/ iomuxc_gpio_b0_15_xbar1_xbar_inout13: IOMUXC_GPIO_B0_15_XBAR1_XBAR_INOUT13 { 1777 pinmux = <0x401f8178 1 0x0 0 0x401f8368>; 1778 gpr = <0x400ac018 0x19 0x0>; 1779 }; 1780 /omit-if-no-ref/ iomuxc_gpio_b1_00_enet2_rx_er: IOMUXC_GPIO_B1_00_ENET2_RX_ER { 1781 pinmux = <0x401f817c 8 0x401f8720 2 0x401f836c>; 1782 }; 1783 /omit-if-no-ref/ iomuxc_gpio_b1_00_flexio2_flexio16: IOMUXC_GPIO_B1_00_FLEXIO2_FLEXIO16 { 1784 pinmux = <0x401f817c 4 0x0 0 0x401f836c>; 1785 }; 1786 /omit-if-no-ref/ iomuxc_gpio_b1_00_flexio3_flexio16: IOMUXC_GPIO_B1_00_FLEXIO3_FLEXIO16 { 1787 pinmux = <0x401f817c 9 0x0 0 0x401f836c>; 1788 }; 1789 /omit-if-no-ref/ iomuxc_gpio_b1_00_flexpwm1_pwma3: IOMUXC_GPIO_B1_00_FLEXPWM1_PWMA3 { 1790 pinmux = <0x401f817c 6 0x401f8454 4 0x401f836c>; 1791 }; 1792 /omit-if-no-ref/ iomuxc_gpio_b1_00_gpio2_io16: IOMUXC_GPIO_B1_00_GPIO2_IO16 { 1793 pinmux = <0x401f817c 5 0x0 0 0x401f836c>; 1794 gpr = <0x400ac06c 0x10 0x0>; 1795 }; 1796 /omit-if-no-ref/ iomuxc_gpio_b1_00_gpio7_io16: IOMUXC_GPIO_B1_00_GPIO7_IO16 { 1797 pinmux = <0x401f817c 5 0x0 0 0x401f836c>; 1798 gpr = <0x400ac06c 0x10 0x1>; 1799 }; 1800 /omit-if-no-ref/ iomuxc_gpio_b1_00_lcdif_data12: IOMUXC_GPIO_B1_00_LCDIF_DATA12 { 1801 pinmux = <0x401f817c 0 0x0 0 0x401f836c>; 1802 }; 1803 /omit-if-no-ref/ iomuxc_gpio_b1_00_lpuart4_tx: IOMUXC_GPIO_B1_00_LPUART4_TX { 1804 pinmux = <0x401f817c 2 0x401f8544 2 0x401f836c>; 1805 }; 1806 /omit-if-no-ref/ iomuxc_gpio_b1_00_sai1_rx_data0: IOMUXC_GPIO_B1_00_SAI1_RX_DATA0 { 1807 pinmux = <0x401f817c 3 0x401f8594 2 0x401f836c>; 1808 }; 1809 /omit-if-no-ref/ iomuxc_gpio_b1_00_xbar1_xbar_in14: IOMUXC_GPIO_B1_00_XBAR1_XBAR_IN14 { 1810 pinmux = <0x401f817c 1 0x401f8644 1 0x401f836c>; 1811 gpr = <0x400ac018 0x1a 0x0>; 1812 }; 1813 /omit-if-no-ref/ iomuxc_gpio_b1_00_xbar1_xbar_inout14: IOMUXC_GPIO_B1_00_XBAR1_XBAR_INOUT14 { 1814 pinmux = <0x401f817c 1 0x401f8644 1 0x401f836c>; 1815 gpr = <0x400ac018 0x1a 0x0>; 1816 }; 1817 /omit-if-no-ref/ iomuxc_gpio_b1_01_enet2_rx_data0: IOMUXC_GPIO_B1_01_ENET2_RX_DATA0 { 1818 pinmux = <0x401f8180 8 0x401f8714 2 0x401f8370>; 1819 }; 1820 /omit-if-no-ref/ iomuxc_gpio_b1_01_flexio2_flexio17: IOMUXC_GPIO_B1_01_FLEXIO2_FLEXIO17 { 1821 pinmux = <0x401f8180 4 0x0 0 0x401f8370>; 1822 }; 1823 /omit-if-no-ref/ iomuxc_gpio_b1_01_flexio3_flexio17: IOMUXC_GPIO_B1_01_FLEXIO3_FLEXIO17 { 1824 pinmux = <0x401f8180 9 0x0 0 0x401f8370>; 1825 }; 1826 /omit-if-no-ref/ iomuxc_gpio_b1_01_flexpwm1_pwmb3: IOMUXC_GPIO_B1_01_FLEXPWM1_PWMB3 { 1827 pinmux = <0x401f8180 6 0x401f8464 4 0x401f8370>; 1828 }; 1829 /omit-if-no-ref/ iomuxc_gpio_b1_01_gpio2_io17: IOMUXC_GPIO_B1_01_GPIO2_IO17 { 1830 pinmux = <0x401f8180 5 0x0 0 0x401f8370>; 1831 gpr = <0x400ac06c 0x11 0x0>; 1832 }; 1833 /omit-if-no-ref/ iomuxc_gpio_b1_01_gpio7_io17: IOMUXC_GPIO_B1_01_GPIO7_IO17 { 1834 pinmux = <0x401f8180 5 0x0 0 0x401f8370>; 1835 gpr = <0x400ac06c 0x11 0x1>; 1836 }; 1837 /omit-if-no-ref/ iomuxc_gpio_b1_01_lcdif_data13: IOMUXC_GPIO_B1_01_LCDIF_DATA13 { 1838 pinmux = <0x401f8180 0 0x0 0 0x401f8370>; 1839 }; 1840 /omit-if-no-ref/ iomuxc_gpio_b1_01_lpuart4_rx: IOMUXC_GPIO_B1_01_LPUART4_RX { 1841 pinmux = <0x401f8180 2 0x401f8540 2 0x401f8370>; 1842 }; 1843 /omit-if-no-ref/ iomuxc_gpio_b1_01_sai1_tx_data0: IOMUXC_GPIO_B1_01_SAI1_TX_DATA0 { 1844 pinmux = <0x401f8180 3 0x0 0 0x401f8370>; 1845 }; 1846 /omit-if-no-ref/ iomuxc_gpio_b1_01_xbar1_xbar_in15: IOMUXC_GPIO_B1_01_XBAR1_XBAR_IN15 { 1847 pinmux = <0x401f8180 1 0x401f8648 1 0x401f8370>; 1848 gpr = <0x400ac018 0x1b 0x0>; 1849 }; 1850 /omit-if-no-ref/ iomuxc_gpio_b1_01_xbar1_xbar_inout15: IOMUXC_GPIO_B1_01_XBAR1_XBAR_INOUT15 { 1851 pinmux = <0x401f8180 1 0x401f8648 1 0x401f8370>; 1852 gpr = <0x400ac018 0x1b 0x0>; 1853 }; 1854 /omit-if-no-ref/ iomuxc_gpio_b1_02_enet2_rx_data1: IOMUXC_GPIO_B1_02_ENET2_RX_DATA1 { 1855 pinmux = <0x401f8184 8 0x401f8718 2 0x401f8374>; 1856 }; 1857 /omit-if-no-ref/ iomuxc_gpio_b1_02_flexio2_flexio18: IOMUXC_GPIO_B1_02_FLEXIO2_FLEXIO18 { 1858 pinmux = <0x401f8184 4 0x0 0 0x401f8374>; 1859 }; 1860 /omit-if-no-ref/ iomuxc_gpio_b1_02_flexio3_flexio18: IOMUXC_GPIO_B1_02_FLEXIO3_FLEXIO18 { 1861 pinmux = <0x401f8184 9 0x0 0 0x401f8374>; 1862 }; 1863 /omit-if-no-ref/ iomuxc_gpio_b1_02_flexpwm2_pwma3: IOMUXC_GPIO_B1_02_FLEXPWM2_PWMA3 { 1864 pinmux = <0x401f8184 6 0x401f8474 4 0x401f8374>; 1865 }; 1866 /omit-if-no-ref/ iomuxc_gpio_b1_02_gpio2_io18: IOMUXC_GPIO_B1_02_GPIO2_IO18 { 1867 pinmux = <0x401f8184 5 0x0 0 0x401f8374>; 1868 gpr = <0x400ac06c 0x12 0x0>; 1869 }; 1870 /omit-if-no-ref/ iomuxc_gpio_b1_02_gpio7_io18: IOMUXC_GPIO_B1_02_GPIO7_IO18 { 1871 pinmux = <0x401f8184 5 0x0 0 0x401f8374>; 1872 gpr = <0x400ac06c 0x12 0x1>; 1873 }; 1874 /omit-if-no-ref/ iomuxc_gpio_b1_02_lcdif_data14: IOMUXC_GPIO_B1_02_LCDIF_DATA14 { 1875 pinmux = <0x401f8184 0 0x0 0 0x401f8374>; 1876 }; 1877 /omit-if-no-ref/ iomuxc_gpio_b1_02_lpspi4_pcs2: IOMUXC_GPIO_B1_02_LPSPI4_PCS2 { 1878 pinmux = <0x401f8184 2 0x0 0 0x401f8374>; 1879 }; 1880 /omit-if-no-ref/ iomuxc_gpio_b1_02_sai1_tx_bclk: IOMUXC_GPIO_B1_02_SAI1_TX_BCLK { 1881 pinmux = <0x401f8184 3 0x401f85a8 2 0x401f8374>; 1882 }; 1883 /omit-if-no-ref/ iomuxc_gpio_b1_02_xbar1_xbar_in16: IOMUXC_GPIO_B1_02_XBAR1_XBAR_IN16 { 1884 pinmux = <0x401f8184 1 0x401f864c 1 0x401f8374>; 1885 gpr = <0x400ac018 0x1c 0x0>; 1886 }; 1887 /omit-if-no-ref/ iomuxc_gpio_b1_02_xbar1_xbar_inout16: IOMUXC_GPIO_B1_02_XBAR1_XBAR_INOUT16 { 1888 pinmux = <0x401f8184 1 0x401f864c 1 0x401f8374>; 1889 gpr = <0x400ac018 0x1c 0x0>; 1890 }; 1891 /omit-if-no-ref/ iomuxc_gpio_b1_03_enet2_rx_en: IOMUXC_GPIO_B1_03_ENET2_RX_EN { 1892 pinmux = <0x401f8188 8 0x401f871c 2 0x401f8378>; 1893 }; 1894 /omit-if-no-ref/ iomuxc_gpio_b1_03_flexio2_flexio19: IOMUXC_GPIO_B1_03_FLEXIO2_FLEXIO19 { 1895 pinmux = <0x401f8188 4 0x0 0 0x401f8378>; 1896 }; 1897 /omit-if-no-ref/ iomuxc_gpio_b1_03_flexio3_flexio19: IOMUXC_GPIO_B1_03_FLEXIO3_FLEXIO19 { 1898 pinmux = <0x401f8188 9 0x0 0 0x401f8378>; 1899 }; 1900 /omit-if-no-ref/ iomuxc_gpio_b1_03_flexpwm2_pwmb3: IOMUXC_GPIO_B1_03_FLEXPWM2_PWMB3 { 1901 pinmux = <0x401f8188 6 0x401f8484 3 0x401f8378>; 1902 }; 1903 /omit-if-no-ref/ iomuxc_gpio_b1_03_gpio2_io19: IOMUXC_GPIO_B1_03_GPIO2_IO19 { 1904 pinmux = <0x401f8188 5 0x0 0 0x401f8378>; 1905 gpr = <0x400ac06c 0x13 0x0>; 1906 }; 1907 /omit-if-no-ref/ iomuxc_gpio_b1_03_gpio7_io19: IOMUXC_GPIO_B1_03_GPIO7_IO19 { 1908 pinmux = <0x401f8188 5 0x0 0 0x401f8378>; 1909 gpr = <0x400ac06c 0x13 0x1>; 1910 }; 1911 /omit-if-no-ref/ iomuxc_gpio_b1_03_lcdif_data15: IOMUXC_GPIO_B1_03_LCDIF_DATA15 { 1912 pinmux = <0x401f8188 0 0x0 0 0x401f8378>; 1913 }; 1914 /omit-if-no-ref/ iomuxc_gpio_b1_03_lpspi4_pcs1: IOMUXC_GPIO_B1_03_LPSPI4_PCS1 { 1915 pinmux = <0x401f8188 2 0x0 0 0x401f8378>; 1916 }; 1917 /omit-if-no-ref/ iomuxc_gpio_b1_03_sai1_tx_sync: IOMUXC_GPIO_B1_03_SAI1_TX_SYNC { 1918 pinmux = <0x401f8188 3 0x401f85ac 2 0x401f8378>; 1919 }; 1920 /omit-if-no-ref/ iomuxc_gpio_b1_03_xbar1_xbar_in17: IOMUXC_GPIO_B1_03_XBAR1_XBAR_IN17 { 1921 pinmux = <0x401f8188 1 0x401f862c 3 0x401f8378>; 1922 gpr = <0x400ac018 0x1d 0x0>; 1923 }; 1924 /omit-if-no-ref/ iomuxc_gpio_b1_03_xbar1_xbar_inout17: IOMUXC_GPIO_B1_03_XBAR1_XBAR_INOUT17 { 1925 pinmux = <0x401f8188 1 0x401f862c 3 0x401f8378>; 1926 gpr = <0x400ac018 0x1d 0x0>; 1927 }; 1928 /omit-if-no-ref/ iomuxc_gpio_b1_04_csi_data15: IOMUXC_GPIO_B1_04_CSI_DATA15 { 1929 pinmux = <0x401f818c 2 0x0 0 0x401f837c>; 1930 }; 1931 /omit-if-no-ref/ iomuxc_gpio_b1_04_enet_rx_data0: IOMUXC_GPIO_B1_04_ENET_RX_DATA0 { 1932 pinmux = <0x401f818c 3 0x401f8434 1 0x401f837c>; 1933 }; 1934 /omit-if-no-ref/ iomuxc_gpio_b1_04_flexio2_flexio20: IOMUXC_GPIO_B1_04_FLEXIO2_FLEXIO20 { 1935 pinmux = <0x401f818c 4 0x0 0 0x401f837c>; 1936 }; 1937 /omit-if-no-ref/ iomuxc_gpio_b1_04_flexio3_flexio20: IOMUXC_GPIO_B1_04_FLEXIO3_FLEXIO20 { 1938 pinmux = <0x401f818c 9 0x0 0 0x401f837c>; 1939 }; 1940 /omit-if-no-ref/ iomuxc_gpio_b1_04_gpio2_io20: IOMUXC_GPIO_B1_04_GPIO2_IO20 { 1941 pinmux = <0x401f818c 5 0x0 0 0x401f837c>; 1942 gpr = <0x400ac06c 0x14 0x0>; 1943 }; 1944 /omit-if-no-ref/ iomuxc_gpio_b1_04_gpio7_io20: IOMUXC_GPIO_B1_04_GPIO7_IO20 { 1945 pinmux = <0x401f818c 5 0x0 0 0x401f837c>; 1946 gpr = <0x400ac06c 0x14 0x1>; 1947 }; 1948 /omit-if-no-ref/ iomuxc_gpio_b1_04_gpt1_clk: IOMUXC_GPIO_B1_04_GPT1_CLK { 1949 pinmux = <0x401f818c 8 0x401f8760 1 0x401f837c>; 1950 }; 1951 /omit-if-no-ref/ iomuxc_gpio_b1_04_lcdif_data16: IOMUXC_GPIO_B1_04_LCDIF_DATA16 { 1952 pinmux = <0x401f818c 0 0x0 0 0x401f837c>; 1953 }; 1954 /omit-if-no-ref/ iomuxc_gpio_b1_04_lpspi4_pcs0: IOMUXC_GPIO_B1_04_LPSPI4_PCS0 { 1955 pinmux = <0x401f818c 1 0x401f851c 1 0x401f837c>; 1956 }; 1957 /omit-if-no-ref/ iomuxc_gpio_b1_05_csi_data14: IOMUXC_GPIO_B1_05_CSI_DATA14 { 1958 pinmux = <0x401f8190 2 0x0 0 0x401f8380>; 1959 }; 1960 /omit-if-no-ref/ iomuxc_gpio_b1_05_enet_rx_data1: IOMUXC_GPIO_B1_05_ENET_RX_DATA1 { 1961 pinmux = <0x401f8190 3 0x401f8438 1 0x401f8380>; 1962 }; 1963 /omit-if-no-ref/ iomuxc_gpio_b1_05_flexio2_flexio21: IOMUXC_GPIO_B1_05_FLEXIO2_FLEXIO21 { 1964 pinmux = <0x401f8190 4 0x0 0 0x401f8380>; 1965 }; 1966 /omit-if-no-ref/ iomuxc_gpio_b1_05_flexio3_flexio21: IOMUXC_GPIO_B1_05_FLEXIO3_FLEXIO21 { 1967 pinmux = <0x401f8190 9 0x0 0 0x401f8380>; 1968 }; 1969 /omit-if-no-ref/ iomuxc_gpio_b1_05_gpio2_io21: IOMUXC_GPIO_B1_05_GPIO2_IO21 { 1970 pinmux = <0x401f8190 5 0x0 0 0x401f8380>; 1971 gpr = <0x400ac06c 0x15 0x0>; 1972 }; 1973 /omit-if-no-ref/ iomuxc_gpio_b1_05_gpio7_io21: IOMUXC_GPIO_B1_05_GPIO7_IO21 { 1974 pinmux = <0x401f8190 5 0x0 0 0x401f8380>; 1975 gpr = <0x400ac06c 0x15 0x1>; 1976 }; 1977 /omit-if-no-ref/ iomuxc_gpio_b1_05_gpt1_capture1: IOMUXC_GPIO_B1_05_GPT1_CAPTURE1 { 1978 pinmux = <0x401f8190 8 0x401f8758 1 0x401f8380>; 1979 }; 1980 /omit-if-no-ref/ iomuxc_gpio_b1_05_lcdif_data17: IOMUXC_GPIO_B1_05_LCDIF_DATA17 { 1981 pinmux = <0x401f8190 0 0x0 0 0x401f8380>; 1982 }; 1983 /omit-if-no-ref/ iomuxc_gpio_b1_05_lpspi4_sdi: IOMUXC_GPIO_B1_05_LPSPI4_SDI { 1984 pinmux = <0x401f8190 1 0x401f8524 1 0x401f8380>; 1985 }; 1986 /omit-if-no-ref/ iomuxc_gpio_b1_06_csi_data13: IOMUXC_GPIO_B1_06_CSI_DATA13 { 1987 pinmux = <0x401f8194 2 0x0 0 0x401f8384>; 1988 }; 1989 /omit-if-no-ref/ iomuxc_gpio_b1_06_enet_rx_en: IOMUXC_GPIO_B1_06_ENET_RX_EN { 1990 pinmux = <0x401f8194 3 0x401f843c 1 0x401f8384>; 1991 }; 1992 /omit-if-no-ref/ iomuxc_gpio_b1_06_flexio2_flexio22: IOMUXC_GPIO_B1_06_FLEXIO2_FLEXIO22 { 1993 pinmux = <0x401f8194 4 0x0 0 0x401f8384>; 1994 }; 1995 /omit-if-no-ref/ iomuxc_gpio_b1_06_flexio3_flexio22: IOMUXC_GPIO_B1_06_FLEXIO3_FLEXIO22 { 1996 pinmux = <0x401f8194 9 0x0 0 0x401f8384>; 1997 }; 1998 /omit-if-no-ref/ iomuxc_gpio_b1_06_gpio2_io22: IOMUXC_GPIO_B1_06_GPIO2_IO22 { 1999 pinmux = <0x401f8194 5 0x0 0 0x401f8384>; 2000 gpr = <0x400ac06c 0x16 0x0>; 2001 }; 2002 /omit-if-no-ref/ iomuxc_gpio_b1_06_gpio7_io22: IOMUXC_GPIO_B1_06_GPIO7_IO22 { 2003 pinmux = <0x401f8194 5 0x0 0 0x401f8384>; 2004 gpr = <0x400ac06c 0x16 0x1>; 2005 }; 2006 /omit-if-no-ref/ iomuxc_gpio_b1_06_gpt1_capture2: IOMUXC_GPIO_B1_06_GPT1_CAPTURE2 { 2007 pinmux = <0x401f8194 8 0x401f875c 1 0x401f8384>; 2008 }; 2009 /omit-if-no-ref/ iomuxc_gpio_b1_06_lcdif_data18: IOMUXC_GPIO_B1_06_LCDIF_DATA18 { 2010 pinmux = <0x401f8194 0 0x0 0 0x401f8384>; 2011 }; 2012 /omit-if-no-ref/ iomuxc_gpio_b1_06_lpspi4_sdo: IOMUXC_GPIO_B1_06_LPSPI4_SDO { 2013 pinmux = <0x401f8194 1 0x401f8528 1 0x401f8384>; 2014 }; 2015 /omit-if-no-ref/ iomuxc_gpio_b1_07_csi_data12: IOMUXC_GPIO_B1_07_CSI_DATA12 { 2016 pinmux = <0x401f8198 2 0x0 0 0x401f8388>; 2017 }; 2018 /omit-if-no-ref/ iomuxc_gpio_b1_07_enet_tx_data0: IOMUXC_GPIO_B1_07_ENET_TX_DATA0 { 2019 pinmux = <0x401f8198 3 0x0 0 0x401f8388>; 2020 }; 2021 /omit-if-no-ref/ iomuxc_gpio_b1_07_flexio2_flexio23: IOMUXC_GPIO_B1_07_FLEXIO2_FLEXIO23 { 2022 pinmux = <0x401f8198 4 0x0 0 0x401f8388>; 2023 }; 2024 /omit-if-no-ref/ iomuxc_gpio_b1_07_flexio3_flexio23: IOMUXC_GPIO_B1_07_FLEXIO3_FLEXIO23 { 2025 pinmux = <0x401f8198 9 0x0 0 0x401f8388>; 2026 }; 2027 /omit-if-no-ref/ iomuxc_gpio_b1_07_gpio2_io23: IOMUXC_GPIO_B1_07_GPIO2_IO23 { 2028 pinmux = <0x401f8198 5 0x0 0 0x401f8388>; 2029 gpr = <0x400ac06c 0x17 0x0>; 2030 }; 2031 /omit-if-no-ref/ iomuxc_gpio_b1_07_gpio7_io23: IOMUXC_GPIO_B1_07_GPIO7_IO23 { 2032 pinmux = <0x401f8198 5 0x0 0 0x401f8388>; 2033 gpr = <0x400ac06c 0x17 0x1>; 2034 }; 2035 /omit-if-no-ref/ iomuxc_gpio_b1_07_gpt1_compare1: IOMUXC_GPIO_B1_07_GPT1_COMPARE1 { 2036 pinmux = <0x401f8198 8 0x0 0 0x401f8388>; 2037 }; 2038 /omit-if-no-ref/ iomuxc_gpio_b1_07_lcdif_data19: IOMUXC_GPIO_B1_07_LCDIF_DATA19 { 2039 pinmux = <0x401f8198 0 0x0 0 0x401f8388>; 2040 }; 2041 /omit-if-no-ref/ iomuxc_gpio_b1_07_lpspi4_sck: IOMUXC_GPIO_B1_07_LPSPI4_SCK { 2042 pinmux = <0x401f8198 1 0x401f8520 1 0x401f8388>; 2043 }; 2044 /omit-if-no-ref/ iomuxc_gpio_b1_08_csi_data11: IOMUXC_GPIO_B1_08_CSI_DATA11 { 2045 pinmux = <0x401f819c 2 0x0 0 0x401f838c>; 2046 }; 2047 /omit-if-no-ref/ iomuxc_gpio_b1_08_enet_tx_data1: IOMUXC_GPIO_B1_08_ENET_TX_DATA1 { 2048 pinmux = <0x401f819c 3 0x0 0 0x401f838c>; 2049 }; 2050 /omit-if-no-ref/ iomuxc_gpio_b1_08_flexcan2_tx: IOMUXC_GPIO_B1_08_FLEXCAN2_TX { 2051 pinmux = <0x401f819c 6 0x0 0 0x401f838c>; 2052 }; 2053 /omit-if-no-ref/ iomuxc_gpio_b1_08_flexio2_flexio24: IOMUXC_GPIO_B1_08_FLEXIO2_FLEXIO24 { 2054 pinmux = <0x401f819c 4 0x0 0 0x401f838c>; 2055 }; 2056 /omit-if-no-ref/ iomuxc_gpio_b1_08_flexio3_flexio24: IOMUXC_GPIO_B1_08_FLEXIO3_FLEXIO24 { 2057 pinmux = <0x401f819c 9 0x0 0 0x401f838c>; 2058 }; 2059 /omit-if-no-ref/ iomuxc_gpio_b1_08_gpio2_io24: IOMUXC_GPIO_B1_08_GPIO2_IO24 { 2060 pinmux = <0x401f819c 5 0x0 0 0x401f838c>; 2061 gpr = <0x400ac06c 0x18 0x0>; 2062 }; 2063 /omit-if-no-ref/ iomuxc_gpio_b1_08_gpio7_io24: IOMUXC_GPIO_B1_08_GPIO7_IO24 { 2064 pinmux = <0x401f819c 5 0x0 0 0x401f838c>; 2065 gpr = <0x400ac06c 0x18 0x1>; 2066 }; 2067 /omit-if-no-ref/ iomuxc_gpio_b1_08_gpt1_compare2: IOMUXC_GPIO_B1_08_GPT1_COMPARE2 { 2068 pinmux = <0x401f819c 8 0x0 0 0x401f838c>; 2069 }; 2070 /omit-if-no-ref/ iomuxc_gpio_b1_08_lcdif_data20: IOMUXC_GPIO_B1_08_LCDIF_DATA20 { 2071 pinmux = <0x401f819c 0 0x0 0 0x401f838c>; 2072 }; 2073 /omit-if-no-ref/ iomuxc_gpio_b1_08_qtimer1_timer3: IOMUXC_GPIO_B1_08_QTIMER1_TIMER3 { 2074 pinmux = <0x401f819c 1 0x0 0 0x401f838c>; 2075 gpr = <0x400ac018 0x3 0x0>; 2076 }; 2077 /omit-if-no-ref/ iomuxc_gpio_b1_09_csi_data10: IOMUXC_GPIO_B1_09_CSI_DATA10 { 2078 pinmux = <0x401f81a0 2 0x0 0 0x401f8390>; 2079 }; 2080 /omit-if-no-ref/ iomuxc_gpio_b1_09_enet_tx_en: IOMUXC_GPIO_B1_09_ENET_TX_EN { 2081 pinmux = <0x401f81a0 3 0x0 0 0x401f8390>; 2082 }; 2083 /omit-if-no-ref/ iomuxc_gpio_b1_09_flexcan2_rx: IOMUXC_GPIO_B1_09_FLEXCAN2_RX { 2084 pinmux = <0x401f81a0 6 0x401f8450 3 0x401f8390>; 2085 }; 2086 /omit-if-no-ref/ iomuxc_gpio_b1_09_flexio2_flexio25: IOMUXC_GPIO_B1_09_FLEXIO2_FLEXIO25 { 2087 pinmux = <0x401f81a0 4 0x0 0 0x401f8390>; 2088 }; 2089 /omit-if-no-ref/ iomuxc_gpio_b1_09_flexio3_flexio25: IOMUXC_GPIO_B1_09_FLEXIO3_FLEXIO25 { 2090 pinmux = <0x401f81a0 9 0x0 0 0x401f8390>; 2091 }; 2092 /omit-if-no-ref/ iomuxc_gpio_b1_09_gpio2_io25: IOMUXC_GPIO_B1_09_GPIO2_IO25 { 2093 pinmux = <0x401f81a0 5 0x0 0 0x401f8390>; 2094 gpr = <0x400ac06c 0x19 0x0>; 2095 }; 2096 /omit-if-no-ref/ iomuxc_gpio_b1_09_gpio7_io25: IOMUXC_GPIO_B1_09_GPIO7_IO25 { 2097 pinmux = <0x401f81a0 5 0x0 0 0x401f8390>; 2098 gpr = <0x400ac06c 0x19 0x1>; 2099 }; 2100 /omit-if-no-ref/ iomuxc_gpio_b1_09_gpt1_compare3: IOMUXC_GPIO_B1_09_GPT1_COMPARE3 { 2101 pinmux = <0x401f81a0 8 0x0 0 0x401f8390>; 2102 }; 2103 /omit-if-no-ref/ iomuxc_gpio_b1_09_lcdif_data21: IOMUXC_GPIO_B1_09_LCDIF_DATA21 { 2104 pinmux = <0x401f81a0 0 0x0 0 0x401f8390>; 2105 }; 2106 /omit-if-no-ref/ iomuxc_gpio_b1_09_qtimer2_timer3: IOMUXC_GPIO_B1_09_QTIMER2_TIMER3 { 2107 pinmux = <0x401f81a0 1 0x401f8578 1 0x401f8390>; 2108 gpr = <0x400ac018 0x7 0x0>; 2109 }; 2110 /omit-if-no-ref/ iomuxc_gpio_b1_10_csi_data00: IOMUXC_GPIO_B1_10_CSI_DATA00 { 2111 pinmux = <0x401f81a4 2 0x0 0 0x401f8394>; 2112 }; 2113 /omit-if-no-ref/ iomuxc_gpio_b1_10_enet_ref_clk: IOMUXC_GPIO_B1_10_ENET_REF_CLK { 2114 pinmux = <0x401f81a4 6 0x401f842c 1 0x401f8394>; 2115 }; 2116 /omit-if-no-ref/ iomuxc_gpio_b1_10_enet_tx_clk: IOMUXC_GPIO_B1_10_ENET_TX_CLK { 2117 pinmux = <0x401f81a4 3 0x401f8448 1 0x401f8394>; 2118 }; 2119 /omit-if-no-ref/ iomuxc_gpio_b1_10_flexio2_flexio26: IOMUXC_GPIO_B1_10_FLEXIO2_FLEXIO26 { 2120 pinmux = <0x401f81a4 4 0x0 0 0x401f8394>; 2121 }; 2122 /omit-if-no-ref/ iomuxc_gpio_b1_10_flexio3_flexio26: IOMUXC_GPIO_B1_10_FLEXIO3_FLEXIO26 { 2123 pinmux = <0x401f81a4 9 0x0 0 0x401f8394>; 2124 }; 2125 /omit-if-no-ref/ iomuxc_gpio_b1_10_gpio2_io26: IOMUXC_GPIO_B1_10_GPIO2_IO26 { 2126 pinmux = <0x401f81a4 5 0x0 0 0x401f8394>; 2127 gpr = <0x400ac06c 0x1a 0x0>; 2128 }; 2129 /omit-if-no-ref/ iomuxc_gpio_b1_10_gpio7_io26: IOMUXC_GPIO_B1_10_GPIO7_IO26 { 2130 pinmux = <0x401f81a4 5 0x0 0 0x401f8394>; 2131 gpr = <0x400ac06c 0x1a 0x1>; 2132 }; 2133 /omit-if-no-ref/ iomuxc_gpio_b1_10_lcdif_data22: IOMUXC_GPIO_B1_10_LCDIF_DATA22 { 2134 pinmux = <0x401f81a4 0 0x0 0 0x401f8394>; 2135 }; 2136 /omit-if-no-ref/ iomuxc_gpio_b1_10_qtimer3_timer3: IOMUXC_GPIO_B1_10_QTIMER3_TIMER3 { 2137 pinmux = <0x401f81a4 1 0x401f8588 2 0x401f8394>; 2138 gpr = <0x400ac018 0xb 0x0>; 2139 }; 2140 /omit-if-no-ref/ iomuxc_gpio_b1_11_csi_data01: IOMUXC_GPIO_B1_11_CSI_DATA01 { 2141 pinmux = <0x401f81a8 2 0x0 0 0x401f8398>; 2142 }; 2143 /omit-if-no-ref/ iomuxc_gpio_b1_11_enet_rx_er: IOMUXC_GPIO_B1_11_ENET_RX_ER { 2144 pinmux = <0x401f81a8 3 0x401f8440 1 0x401f8398>; 2145 }; 2146 /omit-if-no-ref/ iomuxc_gpio_b1_11_flexio2_flexio27: IOMUXC_GPIO_B1_11_FLEXIO2_FLEXIO27 { 2147 pinmux = <0x401f81a8 4 0x0 0 0x401f8398>; 2148 }; 2149 /omit-if-no-ref/ iomuxc_gpio_b1_11_flexio3_flexio27: IOMUXC_GPIO_B1_11_FLEXIO3_FLEXIO27 { 2150 pinmux = <0x401f81a8 9 0x0 0 0x401f8398>; 2151 }; 2152 /omit-if-no-ref/ iomuxc_gpio_b1_11_gpio2_io27: IOMUXC_GPIO_B1_11_GPIO2_IO27 { 2153 pinmux = <0x401f81a8 5 0x0 0 0x401f8398>; 2154 gpr = <0x400ac06c 0x1b 0x0>; 2155 }; 2156 /omit-if-no-ref/ iomuxc_gpio_b1_11_gpio7_io27: IOMUXC_GPIO_B1_11_GPIO7_IO27 { 2157 pinmux = <0x401f81a8 5 0x0 0 0x401f8398>; 2158 gpr = <0x400ac06c 0x1b 0x1>; 2159 }; 2160 /omit-if-no-ref/ iomuxc_gpio_b1_11_lcdif_data23: IOMUXC_GPIO_B1_11_LCDIF_DATA23 { 2161 pinmux = <0x401f81a8 0 0x0 0 0x401f8398>; 2162 }; 2163 /omit-if-no-ref/ iomuxc_gpio_b1_11_lpspi4_pcs3: IOMUXC_GPIO_B1_11_LPSPI4_PCS3 { 2164 pinmux = <0x401f81a8 6 0x0 0 0x401f8398>; 2165 }; 2166 /omit-if-no-ref/ iomuxc_gpio_b1_11_qtimer4_timer3: IOMUXC_GPIO_B1_11_QTIMER4_TIMER3 { 2167 pinmux = <0x401f81a8 1 0x0 0 0x401f8398>; 2168 gpr = <0x400ac018 0xf 0x0>; 2169 }; 2170 /omit-if-no-ref/ iomuxc_gpio_b1_12_csi_pixclk: IOMUXC_GPIO_B1_12_CSI_PIXCLK { 2171 pinmux = <0x401f81ac 2 0x401f8424 1 0x401f839c>; 2172 }; 2173 /omit-if-no-ref/ iomuxc_gpio_b1_12_enet_1588_event0_in: IOMUXC_GPIO_B1_12_ENET_1588_EVENT0_IN { 2174 pinmux = <0x401f81ac 3 0x401f8444 2 0x401f839c>; 2175 }; 2176 /omit-if-no-ref/ iomuxc_gpio_b1_12_flexio2_flexio28: IOMUXC_GPIO_B1_12_FLEXIO2_FLEXIO28 { 2177 pinmux = <0x401f81ac 4 0x0 0 0x401f839c>; 2178 }; 2179 /omit-if-no-ref/ iomuxc_gpio_b1_12_flexio3_flexio28: IOMUXC_GPIO_B1_12_FLEXIO3_FLEXIO28 { 2180 pinmux = <0x401f81ac 9 0x0 0 0x401f839c>; 2181 }; 2182 /omit-if-no-ref/ iomuxc_gpio_b1_12_gpio2_io28: IOMUXC_GPIO_B1_12_GPIO2_IO28 { 2183 pinmux = <0x401f81ac 5 0x0 0 0x401f839c>; 2184 gpr = <0x400ac06c 0x1c 0x0>; 2185 }; 2186 /omit-if-no-ref/ iomuxc_gpio_b1_12_gpio7_io28: IOMUXC_GPIO_B1_12_GPIO7_IO28 { 2187 pinmux = <0x401f81ac 5 0x0 0 0x401f839c>; 2188 gpr = <0x400ac06c 0x1c 0x1>; 2189 }; 2190 /omit-if-no-ref/ iomuxc_gpio_b1_12_lpuart5_tx: IOMUXC_GPIO_B1_12_LPUART5_TX { 2191 pinmux = <0x401f81ac 1 0x401f854c 1 0x401f839c>; 2192 }; 2193 /omit-if-no-ref/ iomuxc_gpio_b1_12_usdhc1_cd_b: IOMUXC_GPIO_B1_12_USDHC1_CD_B { 2194 pinmux = <0x401f81ac 6 0x401f85d4 2 0x401f839c>; 2195 }; 2196 /omit-if-no-ref/ iomuxc_gpio_b1_13_csi_vsync: IOMUXC_GPIO_B1_13_CSI_VSYNC { 2197 pinmux = <0x401f81b0 2 0x401f8428 2 0x401f83a0>; 2198 }; 2199 /omit-if-no-ref/ iomuxc_gpio_b1_13_enet_1588_event0_out: IOMUXC_GPIO_B1_13_ENET_1588_EVENT0_OUT { 2200 pinmux = <0x401f81b0 3 0x0 0 0x401f83a0>; 2201 }; 2202 /omit-if-no-ref/ iomuxc_gpio_b1_13_flexio2_flexio29: IOMUXC_GPIO_B1_13_FLEXIO2_FLEXIO29 { 2203 pinmux = <0x401f81b0 4 0x0 0 0x401f83a0>; 2204 }; 2205 /omit-if-no-ref/ iomuxc_gpio_b1_13_flexio3_flexio29: IOMUXC_GPIO_B1_13_FLEXIO3_FLEXIO29 { 2206 pinmux = <0x401f81b0 9 0x0 0 0x401f83a0>; 2207 }; 2208 /omit-if-no-ref/ iomuxc_gpio_b1_13_gpio2_io29: IOMUXC_GPIO_B1_13_GPIO2_IO29 { 2209 pinmux = <0x401f81b0 5 0x0 0 0x401f83a0>; 2210 gpr = <0x400ac06c 0x1d 0x0>; 2211 }; 2212 /omit-if-no-ref/ iomuxc_gpio_b1_13_gpio7_io29: IOMUXC_GPIO_B1_13_GPIO7_IO29 { 2213 pinmux = <0x401f81b0 5 0x0 0 0x401f83a0>; 2214 gpr = <0x400ac06c 0x1d 0x1>; 2215 }; 2216 /omit-if-no-ref/ iomuxc_gpio_b1_13_lpuart5_rx: IOMUXC_GPIO_B1_13_LPUART5_RX { 2217 pinmux = <0x401f81b0 1 0x401f8548 1 0x401f83a0>; 2218 }; 2219 /omit-if-no-ref/ iomuxc_gpio_b1_13_semc_dqs4: IOMUXC_GPIO_B1_13_SEMC_DQS4 { 2220 pinmux = <0x401f81b0 8 0x401f8788 3 0x401f83a0>; 2221 }; 2222 /omit-if-no-ref/ iomuxc_gpio_b1_13_usdhc1_wp: IOMUXC_GPIO_B1_13_USDHC1_WP { 2223 pinmux = <0x401f81b0 6 0x401f85d8 3 0x401f83a0>; 2224 }; 2225 /omit-if-no-ref/ iomuxc_gpio_b1_13_wdog1_b: IOMUXC_GPIO_B1_13_WDOG1_B { 2226 pinmux = <0x401f81b0 0 0x0 0 0x401f83a0>; 2227 }; 2228 /omit-if-no-ref/ iomuxc_gpio_b1_14_csi_hsync: IOMUXC_GPIO_B1_14_CSI_HSYNC { 2229 pinmux = <0x401f81b4 2 0x401f8420 2 0x401f83a4>; 2230 }; 2231 /omit-if-no-ref/ iomuxc_gpio_b1_14_enet2_tx_data0: IOMUXC_GPIO_B1_14_ENET2_TX_DATA0 { 2232 pinmux = <0x401f81b4 8 0x0 0 0x401f83a4>; 2233 }; 2234 /omit-if-no-ref/ iomuxc_gpio_b1_14_enet_mdc: IOMUXC_GPIO_B1_14_ENET_MDC { 2235 pinmux = <0x401f81b4 0 0x0 0 0x401f83a4>; 2236 }; 2237 /omit-if-no-ref/ iomuxc_gpio_b1_14_flexio2_flexio30: IOMUXC_GPIO_B1_14_FLEXIO2_FLEXIO30 { 2238 pinmux = <0x401f81b4 4 0x0 0 0x401f83a4>; 2239 }; 2240 /omit-if-no-ref/ iomuxc_gpio_b1_14_flexio3_flexio30: IOMUXC_GPIO_B1_14_FLEXIO3_FLEXIO30 { 2241 pinmux = <0x401f81b4 9 0x0 0 0x401f83a4>; 2242 }; 2243 /omit-if-no-ref/ iomuxc_gpio_b1_14_flexpwm4_pwma2: IOMUXC_GPIO_B1_14_FLEXPWM4_PWMA2 { 2244 pinmux = <0x401f81b4 1 0x401f849c 1 0x401f83a4>; 2245 }; 2246 /omit-if-no-ref/ iomuxc_gpio_b1_14_gpio2_io30: IOMUXC_GPIO_B1_14_GPIO2_IO30 { 2247 pinmux = <0x401f81b4 5 0x0 0 0x401f83a4>; 2248 gpr = <0x400ac06c 0x1e 0x0>; 2249 }; 2250 /omit-if-no-ref/ iomuxc_gpio_b1_14_gpio7_io30: IOMUXC_GPIO_B1_14_GPIO7_IO30 { 2251 pinmux = <0x401f81b4 5 0x0 0 0x401f83a4>; 2252 gpr = <0x400ac06c 0x1e 0x1>; 2253 }; 2254 /omit-if-no-ref/ iomuxc_gpio_b1_14_usdhc1_vselect: IOMUXC_GPIO_B1_14_USDHC1_VSELECT { 2255 pinmux = <0x401f81b4 6 0x0 0 0x401f83a4>; 2256 }; 2257 /omit-if-no-ref/ iomuxc_gpio_b1_14_xbar1_xbar_in02: IOMUXC_GPIO_B1_14_XBAR1_XBAR_IN02 { 2258 pinmux = <0x401f81b4 3 0x401f860c 1 0x401f83a4>; 2259 }; 2260 /omit-if-no-ref/ iomuxc_gpio_b1_15_csi_mclk: IOMUXC_GPIO_B1_15_CSI_MCLK { 2261 pinmux = <0x401f81b8 2 0x0 0 0x401f83a8>; 2262 }; 2263 /omit-if-no-ref/ iomuxc_gpio_b1_15_enet2_tx_data1: IOMUXC_GPIO_B1_15_ENET2_TX_DATA1 { 2264 pinmux = <0x401f81b8 8 0x0 0 0x401f83a8>; 2265 }; 2266 /omit-if-no-ref/ iomuxc_gpio_b1_15_enet_mdio: IOMUXC_GPIO_B1_15_ENET_MDIO { 2267 pinmux = <0x401f81b8 0 0x401f8430 2 0x401f83a8>; 2268 }; 2269 /omit-if-no-ref/ iomuxc_gpio_b1_15_flexio2_flexio31: IOMUXC_GPIO_B1_15_FLEXIO2_FLEXIO31 { 2270 pinmux = <0x401f81b8 4 0x0 0 0x401f83a8>; 2271 }; 2272 /omit-if-no-ref/ iomuxc_gpio_b1_15_flexio3_flexio31: IOMUXC_GPIO_B1_15_FLEXIO3_FLEXIO31 { 2273 pinmux = <0x401f81b8 9 0x0 0 0x401f83a8>; 2274 }; 2275 /omit-if-no-ref/ iomuxc_gpio_b1_15_flexpwm4_pwma3: IOMUXC_GPIO_B1_15_FLEXPWM4_PWMA3 { 2276 pinmux = <0x401f81b8 1 0x401f84a0 1 0x401f83a8>; 2277 }; 2278 /omit-if-no-ref/ iomuxc_gpio_b1_15_gpio2_io31: IOMUXC_GPIO_B1_15_GPIO2_IO31 { 2279 pinmux = <0x401f81b8 5 0x0 0 0x401f83a8>; 2280 gpr = <0x400ac06c 0x1f 0x0>; 2281 }; 2282 /omit-if-no-ref/ iomuxc_gpio_b1_15_gpio7_io31: IOMUXC_GPIO_B1_15_GPIO7_IO31 { 2283 pinmux = <0x401f81b8 5 0x0 0 0x401f83a8>; 2284 gpr = <0x400ac06c 0x1f 0x1>; 2285 }; 2286 /omit-if-no-ref/ iomuxc_gpio_b1_15_usdhc1_reset_b: IOMUXC_GPIO_B1_15_USDHC1_RESET_B { 2287 pinmux = <0x401f81b8 6 0x0 0 0x401f83a8>; 2288 }; 2289 /omit-if-no-ref/ iomuxc_gpio_b1_15_xbar1_xbar_in03: IOMUXC_GPIO_B1_15_XBAR1_XBAR_IN03 { 2290 pinmux = <0x401f81b8 3 0x401f8610 1 0x401f83a8>; 2291 }; 2292 /omit-if-no-ref/ iomuxc_gpio_emc_00_flexio1_flexio00: IOMUXC_GPIO_EMC_00_FLEXIO1_FLEXIO00 { 2293 pinmux = <0x401f8014 4 0x0 0 0x401f8204>; 2294 }; 2295 /omit-if-no-ref/ iomuxc_gpio_emc_00_flexpwm4_pwma0: IOMUXC_GPIO_EMC_00_FLEXPWM4_PWMA0 { 2296 pinmux = <0x401f8014 1 0x401f8494 0 0x401f8204>; 2297 }; 2298 /omit-if-no-ref/ iomuxc_gpio_emc_00_gpio4_io00: IOMUXC_GPIO_EMC_00_GPIO4_IO00 { 2299 pinmux = <0x401f8014 5 0x0 0 0x401f8204>; 2300 gpr = <0x400ac074 0x0 0x0>; 2301 }; 2302 /omit-if-no-ref/ iomuxc_gpio_emc_00_gpio9_io00: IOMUXC_GPIO_EMC_00_GPIO9_IO00 { 2303 pinmux = <0x401f8014 5 0x0 0 0x401f8204>; 2304 gpr = <0x400ac074 0x0 0x1>; 2305 }; 2306 /omit-if-no-ref/ iomuxc_gpio_emc_00_lpspi2_sck: IOMUXC_GPIO_EMC_00_LPSPI2_SCK { 2307 pinmux = <0x401f8014 2 0x401f8500 1 0x401f8204>; 2308 }; 2309 /omit-if-no-ref/ iomuxc_gpio_emc_00_semc_data00: IOMUXC_GPIO_EMC_00_SEMC_DATA00 { 2310 pinmux = <0x401f8014 0 0x0 0 0x401f8204>; 2311 }; 2312 /omit-if-no-ref/ iomuxc_gpio_emc_00_xbar1_xbar_in02: IOMUXC_GPIO_EMC_00_XBAR1_XBAR_IN02 { 2313 pinmux = <0x401f8014 3 0x401f860c 0 0x401f8204>; 2314 }; 2315 /omit-if-no-ref/ iomuxc_gpio_emc_01_flexio1_flexio01: IOMUXC_GPIO_EMC_01_FLEXIO1_FLEXIO01 { 2316 pinmux = <0x401f8018 4 0x0 0 0x401f8208>; 2317 }; 2318 /omit-if-no-ref/ iomuxc_gpio_emc_01_flexpwm4_pwmb0: IOMUXC_GPIO_EMC_01_FLEXPWM4_PWMB0 { 2319 pinmux = <0x401f8018 1 0x0 0 0x401f8208>; 2320 }; 2321 /omit-if-no-ref/ iomuxc_gpio_emc_01_gpio4_io01: IOMUXC_GPIO_EMC_01_GPIO4_IO01 { 2322 pinmux = <0x401f8018 5 0x0 0 0x401f8208>; 2323 gpr = <0x400ac074 0x1 0x0>; 2324 }; 2325 /omit-if-no-ref/ iomuxc_gpio_emc_01_gpio9_io01: IOMUXC_GPIO_EMC_01_GPIO9_IO01 { 2326 pinmux = <0x401f8018 5 0x0 0 0x401f8208>; 2327 gpr = <0x400ac074 0x1 0x1>; 2328 }; 2329 /omit-if-no-ref/ iomuxc_gpio_emc_01_lpspi2_pcs0: IOMUXC_GPIO_EMC_01_LPSPI2_PCS0 { 2330 pinmux = <0x401f8018 2 0x401f84fc 1 0x401f8208>; 2331 }; 2332 /omit-if-no-ref/ iomuxc_gpio_emc_01_semc_data01: IOMUXC_GPIO_EMC_01_SEMC_DATA01 { 2333 pinmux = <0x401f8018 0 0x0 0 0x401f8208>; 2334 }; 2335 /omit-if-no-ref/ iomuxc_gpio_emc_01_xbar1_xbar_in03: IOMUXC_GPIO_EMC_01_XBAR1_XBAR_IN03 { 2336 pinmux = <0x401f8018 3 0x401f8610 0 0x401f8208>; 2337 }; 2338 /omit-if-no-ref/ iomuxc_gpio_emc_02_flexio1_flexio02: IOMUXC_GPIO_EMC_02_FLEXIO1_FLEXIO02 { 2339 pinmux = <0x401f801c 4 0x0 0 0x401f820c>; 2340 }; 2341 /omit-if-no-ref/ iomuxc_gpio_emc_02_flexpwm4_pwma1: IOMUXC_GPIO_EMC_02_FLEXPWM4_PWMA1 { 2342 pinmux = <0x401f801c 1 0x401f8498 0 0x401f820c>; 2343 }; 2344 /omit-if-no-ref/ iomuxc_gpio_emc_02_gpio4_io02: IOMUXC_GPIO_EMC_02_GPIO4_IO02 { 2345 pinmux = <0x401f801c 5 0x0 0 0x401f820c>; 2346 gpr = <0x400ac074 0x2 0x0>; 2347 }; 2348 /omit-if-no-ref/ iomuxc_gpio_emc_02_gpio9_io02: IOMUXC_GPIO_EMC_02_GPIO9_IO02 { 2349 pinmux = <0x401f801c 5 0x0 0 0x401f820c>; 2350 gpr = <0x400ac074 0x2 0x1>; 2351 }; 2352 /omit-if-no-ref/ iomuxc_gpio_emc_02_lpspi2_sdo: IOMUXC_GPIO_EMC_02_LPSPI2_SDO { 2353 pinmux = <0x401f801c 2 0x401f8508 1 0x401f820c>; 2354 }; 2355 /omit-if-no-ref/ iomuxc_gpio_emc_02_semc_data02: IOMUXC_GPIO_EMC_02_SEMC_DATA02 { 2356 pinmux = <0x401f801c 0 0x0 0 0x401f820c>; 2357 }; 2358 /omit-if-no-ref/ iomuxc_gpio_emc_02_xbar1_xbar_in04: IOMUXC_GPIO_EMC_02_XBAR1_XBAR_IN04 { 2359 pinmux = <0x401f801c 3 0x401f8614 0 0x401f820c>; 2360 gpr = <0x400ac018 0x10 0x0>; 2361 }; 2362 /omit-if-no-ref/ iomuxc_gpio_emc_02_xbar1_xbar_inout04: IOMUXC_GPIO_EMC_02_XBAR1_XBAR_INOUT04 { 2363 pinmux = <0x401f801c 3 0x401f8614 0 0x401f820c>; 2364 gpr = <0x400ac018 0x10 0x0>; 2365 }; 2366 /omit-if-no-ref/ iomuxc_gpio_emc_03_flexio1_flexio03: IOMUXC_GPIO_EMC_03_FLEXIO1_FLEXIO03 { 2367 pinmux = <0x401f8020 4 0x0 0 0x401f8210>; 2368 }; 2369 /omit-if-no-ref/ iomuxc_gpio_emc_03_flexpwm4_pwmb1: IOMUXC_GPIO_EMC_03_FLEXPWM4_PWMB1 { 2370 pinmux = <0x401f8020 1 0x0 0 0x401f8210>; 2371 }; 2372 /omit-if-no-ref/ iomuxc_gpio_emc_03_gpio4_io03: IOMUXC_GPIO_EMC_03_GPIO4_IO03 { 2373 pinmux = <0x401f8020 5 0x0 0 0x401f8210>; 2374 gpr = <0x400ac074 0x3 0x0>; 2375 }; 2376 /omit-if-no-ref/ iomuxc_gpio_emc_03_gpio9_io03: IOMUXC_GPIO_EMC_03_GPIO9_IO03 { 2377 pinmux = <0x401f8020 5 0x0 0 0x401f8210>; 2378 gpr = <0x400ac074 0x3 0x1>; 2379 }; 2380 /omit-if-no-ref/ iomuxc_gpio_emc_03_lpspi2_sdi: IOMUXC_GPIO_EMC_03_LPSPI2_SDI { 2381 pinmux = <0x401f8020 2 0x401f8504 1 0x401f8210>; 2382 }; 2383 /omit-if-no-ref/ iomuxc_gpio_emc_03_semc_data03: IOMUXC_GPIO_EMC_03_SEMC_DATA03 { 2384 pinmux = <0x401f8020 0 0x0 0 0x401f8210>; 2385 }; 2386 /omit-if-no-ref/ iomuxc_gpio_emc_03_xbar1_xbar_in05: IOMUXC_GPIO_EMC_03_XBAR1_XBAR_IN05 { 2387 pinmux = <0x401f8020 3 0x401f8618 0 0x401f8210>; 2388 gpr = <0x400ac018 0x11 0x0>; 2389 }; 2390 /omit-if-no-ref/ iomuxc_gpio_emc_03_xbar1_xbar_inout05: IOMUXC_GPIO_EMC_03_XBAR1_XBAR_INOUT05 { 2391 pinmux = <0x401f8020 3 0x401f8618 0 0x401f8210>; 2392 gpr = <0x400ac018 0x11 0x0>; 2393 }; 2394 /omit-if-no-ref/ iomuxc_gpio_emc_04_flexio1_flexio04: IOMUXC_GPIO_EMC_04_FLEXIO1_FLEXIO04 { 2395 pinmux = <0x401f8024 4 0x0 0 0x401f8214>; 2396 }; 2397 /omit-if-no-ref/ iomuxc_gpio_emc_04_flexpwm4_pwma2: IOMUXC_GPIO_EMC_04_FLEXPWM4_PWMA2 { 2398 pinmux = <0x401f8024 1 0x401f849c 0 0x401f8214>; 2399 }; 2400 /omit-if-no-ref/ iomuxc_gpio_emc_04_gpio4_io04: IOMUXC_GPIO_EMC_04_GPIO4_IO04 { 2401 pinmux = <0x401f8024 5 0x0 0 0x401f8214>; 2402 gpr = <0x400ac074 0x4 0x0>; 2403 }; 2404 /omit-if-no-ref/ iomuxc_gpio_emc_04_gpio9_io04: IOMUXC_GPIO_EMC_04_GPIO9_IO04 { 2405 pinmux = <0x401f8024 5 0x0 0 0x401f8214>; 2406 gpr = <0x400ac074 0x4 0x1>; 2407 }; 2408 /omit-if-no-ref/ iomuxc_gpio_emc_04_sai2_tx_data: IOMUXC_GPIO_EMC_04_SAI2_TX_DATA { 2409 pinmux = <0x401f8024 2 0x0 0 0x401f8214>; 2410 }; 2411 /omit-if-no-ref/ iomuxc_gpio_emc_04_semc_data04: IOMUXC_GPIO_EMC_04_SEMC_DATA04 { 2412 pinmux = <0x401f8024 0 0x0 0 0x401f8214>; 2413 }; 2414 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_in06: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_IN06 { 2415 pinmux = <0x401f8024 3 0x401f861c 0 0x401f8214>; 2416 gpr = <0x400ac018 0x12 0x0>; 2417 }; 2418 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_inout06: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_INOUT06 { 2419 pinmux = <0x401f8024 3 0x401f861c 0 0x401f8214>; 2420 gpr = <0x400ac018 0x12 0x0>; 2421 }; 2422 /omit-if-no-ref/ iomuxc_gpio_emc_05_flexio1_flexio05: IOMUXC_GPIO_EMC_05_FLEXIO1_FLEXIO05 { 2423 pinmux = <0x401f8028 4 0x0 0 0x401f8218>; 2424 }; 2425 /omit-if-no-ref/ iomuxc_gpio_emc_05_flexpwm4_pwmb2: IOMUXC_GPIO_EMC_05_FLEXPWM4_PWMB2 { 2426 pinmux = <0x401f8028 1 0x0 0 0x401f8218>; 2427 }; 2428 /omit-if-no-ref/ iomuxc_gpio_emc_05_gpio4_io05: IOMUXC_GPIO_EMC_05_GPIO4_IO05 { 2429 pinmux = <0x401f8028 5 0x0 0 0x401f8218>; 2430 gpr = <0x400ac074 0x5 0x0>; 2431 }; 2432 /omit-if-no-ref/ iomuxc_gpio_emc_05_gpio9_io05: IOMUXC_GPIO_EMC_05_GPIO9_IO05 { 2433 pinmux = <0x401f8028 5 0x0 0 0x401f8218>; 2434 gpr = <0x400ac074 0x5 0x1>; 2435 }; 2436 /omit-if-no-ref/ iomuxc_gpio_emc_05_sai2_tx_sync: IOMUXC_GPIO_EMC_05_SAI2_TX_SYNC { 2437 pinmux = <0x401f8028 2 0x401f85c4 0 0x401f8218>; 2438 }; 2439 /omit-if-no-ref/ iomuxc_gpio_emc_05_semc_data05: IOMUXC_GPIO_EMC_05_SEMC_DATA05 { 2440 pinmux = <0x401f8028 0 0x0 0 0x401f8218>; 2441 }; 2442 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_in07: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_IN07 { 2443 pinmux = <0x401f8028 3 0x401f8620 0 0x401f8218>; 2444 gpr = <0x400ac018 0x13 0x0>; 2445 }; 2446 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_inout07: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_INOUT07 { 2447 pinmux = <0x401f8028 3 0x401f8620 0 0x401f8218>; 2448 gpr = <0x400ac018 0x13 0x0>; 2449 }; 2450 /omit-if-no-ref/ iomuxc_gpio_emc_06_flexio1_flexio06: IOMUXC_GPIO_EMC_06_FLEXIO1_FLEXIO06 { 2451 pinmux = <0x401f802c 4 0x0 0 0x401f821c>; 2452 }; 2453 /omit-if-no-ref/ iomuxc_gpio_emc_06_flexpwm2_pwma0: IOMUXC_GPIO_EMC_06_FLEXPWM2_PWMA0 { 2454 pinmux = <0x401f802c 1 0x401f8478 0 0x401f821c>; 2455 }; 2456 /omit-if-no-ref/ iomuxc_gpio_emc_06_gpio4_io06: IOMUXC_GPIO_EMC_06_GPIO4_IO06 { 2457 pinmux = <0x401f802c 5 0x0 0 0x401f821c>; 2458 gpr = <0x400ac074 0x6 0x0>; 2459 }; 2460 /omit-if-no-ref/ iomuxc_gpio_emc_06_gpio9_io06: IOMUXC_GPIO_EMC_06_GPIO9_IO06 { 2461 pinmux = <0x401f802c 5 0x0 0 0x401f821c>; 2462 gpr = <0x400ac074 0x6 0x1>; 2463 }; 2464 /omit-if-no-ref/ iomuxc_gpio_emc_06_sai2_tx_bclk: IOMUXC_GPIO_EMC_06_SAI2_TX_BCLK { 2465 pinmux = <0x401f802c 2 0x401f85c0 0 0x401f821c>; 2466 }; 2467 /omit-if-no-ref/ iomuxc_gpio_emc_06_semc_data06: IOMUXC_GPIO_EMC_06_SEMC_DATA06 { 2468 pinmux = <0x401f802c 0 0x0 0 0x401f821c>; 2469 }; 2470 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_in08: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_IN08 { 2471 pinmux = <0x401f802c 3 0x401f8624 0 0x401f821c>; 2472 gpr = <0x400ac018 0x14 0x0>; 2473 }; 2474 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_inout08: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_INOUT08 { 2475 pinmux = <0x401f802c 3 0x401f8624 0 0x401f821c>; 2476 gpr = <0x400ac018 0x14 0x0>; 2477 }; 2478 /omit-if-no-ref/ iomuxc_gpio_emc_07_flexio1_flexio07: IOMUXC_GPIO_EMC_07_FLEXIO1_FLEXIO07 { 2479 pinmux = <0x401f8030 4 0x0 0 0x401f8220>; 2480 }; 2481 /omit-if-no-ref/ iomuxc_gpio_emc_07_flexpwm2_pwmb0: IOMUXC_GPIO_EMC_07_FLEXPWM2_PWMB0 { 2482 pinmux = <0x401f8030 1 0x401f8488 0 0x401f8220>; 2483 }; 2484 /omit-if-no-ref/ iomuxc_gpio_emc_07_gpio4_io07: IOMUXC_GPIO_EMC_07_GPIO4_IO07 { 2485 pinmux = <0x401f8030 5 0x0 0 0x401f8220>; 2486 gpr = <0x400ac074 0x7 0x0>; 2487 }; 2488 /omit-if-no-ref/ iomuxc_gpio_emc_07_gpio9_io07: IOMUXC_GPIO_EMC_07_GPIO9_IO07 { 2489 pinmux = <0x401f8030 5 0x0 0 0x401f8220>; 2490 gpr = <0x400ac074 0x7 0x1>; 2491 }; 2492 /omit-if-no-ref/ iomuxc_gpio_emc_07_sai2_mclk: IOMUXC_GPIO_EMC_07_SAI2_MCLK { 2493 pinmux = <0x401f8030 2 0x401f85b0 0 0x401f8220>; 2494 }; 2495 /omit-if-no-ref/ iomuxc_gpio_emc_07_semc_data07: IOMUXC_GPIO_EMC_07_SEMC_DATA07 { 2496 pinmux = <0x401f8030 0 0x0 0 0x401f8220>; 2497 }; 2498 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_in09: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_IN09 { 2499 pinmux = <0x401f8030 3 0x401f8628 0 0x401f8220>; 2500 gpr = <0x400ac018 0x15 0x0>; 2501 }; 2502 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_inout09: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_INOUT09 { 2503 pinmux = <0x401f8030 3 0x401f8628 0 0x401f8220>; 2504 gpr = <0x400ac018 0x15 0x0>; 2505 }; 2506 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexio1_flexio08: IOMUXC_GPIO_EMC_08_FLEXIO1_FLEXIO08 { 2507 pinmux = <0x401f8034 4 0x0 0 0x401f8224>; 2508 }; 2509 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexpwm2_pwma1: IOMUXC_GPIO_EMC_08_FLEXPWM2_PWMA1 { 2510 pinmux = <0x401f8034 1 0x401f847c 0 0x401f8224>; 2511 }; 2512 /omit-if-no-ref/ iomuxc_gpio_emc_08_gpio4_io08: IOMUXC_GPIO_EMC_08_GPIO4_IO08 { 2513 pinmux = <0x401f8034 5 0x0 0 0x401f8224>; 2514 gpr = <0x400ac074 0x8 0x0>; 2515 }; 2516 /omit-if-no-ref/ iomuxc_gpio_emc_08_gpio9_io08: IOMUXC_GPIO_EMC_08_GPIO9_IO08 { 2517 pinmux = <0x401f8034 5 0x0 0 0x401f8224>; 2518 gpr = <0x400ac074 0x8 0x1>; 2519 }; 2520 /omit-if-no-ref/ iomuxc_gpio_emc_08_sai2_rx_data: IOMUXC_GPIO_EMC_08_SAI2_RX_DATA { 2521 pinmux = <0x401f8034 2 0x401f85b8 0 0x401f8224>; 2522 }; 2523 /omit-if-no-ref/ iomuxc_gpio_emc_08_semc_dm0: IOMUXC_GPIO_EMC_08_SEMC_DM0 { 2524 pinmux = <0x401f8034 0 0x0 0 0x401f8224>; 2525 }; 2526 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_in17: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_IN17 { 2527 pinmux = <0x401f8034 3 0x401f862c 0 0x401f8224>; 2528 gpr = <0x400ac018 0x1d 0x0>; 2529 }; 2530 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_inout17: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_INOUT17 { 2531 pinmux = <0x401f8034 3 0x401f862c 0 0x401f8224>; 2532 gpr = <0x400ac018 0x1d 0x0>; 2533 }; 2534 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexcan2_tx: IOMUXC_GPIO_EMC_09_FLEXCAN2_TX { 2535 pinmux = <0x401f8038 3 0x0 0 0x401f8228>; 2536 }; 2537 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexio1_flexio09: IOMUXC_GPIO_EMC_09_FLEXIO1_FLEXIO09 { 2538 pinmux = <0x401f8038 4 0x0 0 0x401f8228>; 2539 }; 2540 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexpwm2_pwmb1: IOMUXC_GPIO_EMC_09_FLEXPWM2_PWMB1 { 2541 pinmux = <0x401f8038 1 0x401f848c 0 0x401f8228>; 2542 }; 2543 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexspi2_b_ss1_b: IOMUXC_GPIO_EMC_09_FLEXSPI2_B_SS1_B { 2544 pinmux = <0x401f8038 8 0x0 0 0x401f8228>; 2545 }; 2546 /omit-if-no-ref/ iomuxc_gpio_emc_09_gpio4_io09: IOMUXC_GPIO_EMC_09_GPIO4_IO09 { 2547 pinmux = <0x401f8038 5 0x0 0 0x401f8228>; 2548 gpr = <0x400ac074 0x9 0x0>; 2549 }; 2550 /omit-if-no-ref/ iomuxc_gpio_emc_09_gpio9_io09: IOMUXC_GPIO_EMC_09_GPIO9_IO09 { 2551 pinmux = <0x401f8038 5 0x0 0 0x401f8228>; 2552 gpr = <0x400ac074 0x9 0x1>; 2553 }; 2554 /omit-if-no-ref/ iomuxc_gpio_emc_09_sai2_rx_sync: IOMUXC_GPIO_EMC_09_SAI2_RX_SYNC { 2555 pinmux = <0x401f8038 2 0x401f85bc 0 0x401f8228>; 2556 }; 2557 /omit-if-no-ref/ iomuxc_gpio_emc_09_semc_addr00: IOMUXC_GPIO_EMC_09_SEMC_ADDR00 { 2558 pinmux = <0x401f8038 0 0x0 0 0x401f8228>; 2559 }; 2560 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexcan2_rx: IOMUXC_GPIO_EMC_10_FLEXCAN2_RX { 2561 pinmux = <0x401f803c 3 0x401f8450 0 0x401f822c>; 2562 }; 2563 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexio1_flexio10: IOMUXC_GPIO_EMC_10_FLEXIO1_FLEXIO10 { 2564 pinmux = <0x401f803c 4 0x0 0 0x401f822c>; 2565 }; 2566 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexpwm2_pwma2: IOMUXC_GPIO_EMC_10_FLEXPWM2_PWMA2 { 2567 pinmux = <0x401f803c 1 0x401f8480 0 0x401f822c>; 2568 }; 2569 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexspi2_b_ss0_b: IOMUXC_GPIO_EMC_10_FLEXSPI2_B_SS0_B { 2570 pinmux = <0x401f803c 8 0x0 0 0x401f822c>; 2571 }; 2572 /omit-if-no-ref/ iomuxc_gpio_emc_10_gpio4_io10: IOMUXC_GPIO_EMC_10_GPIO4_IO10 { 2573 pinmux = <0x401f803c 5 0x0 0 0x401f822c>; 2574 gpr = <0x400ac074 0xa 0x0>; 2575 }; 2576 /omit-if-no-ref/ iomuxc_gpio_emc_10_gpio9_io10: IOMUXC_GPIO_EMC_10_GPIO9_IO10 { 2577 pinmux = <0x401f803c 5 0x0 0 0x401f822c>; 2578 gpr = <0x400ac074 0xa 0x1>; 2579 }; 2580 /omit-if-no-ref/ iomuxc_gpio_emc_10_sai2_rx_bclk: IOMUXC_GPIO_EMC_10_SAI2_RX_BCLK { 2581 pinmux = <0x401f803c 2 0x401f85b4 0 0x401f822c>; 2582 }; 2583 /omit-if-no-ref/ iomuxc_gpio_emc_10_semc_addr01: IOMUXC_GPIO_EMC_10_SEMC_ADDR01 { 2584 pinmux = <0x401f803c 0 0x0 0 0x401f822c>; 2585 }; 2586 /omit-if-no-ref/ iomuxc_gpio_emc_11_flexio1_flexio11: IOMUXC_GPIO_EMC_11_FLEXIO1_FLEXIO11 { 2587 pinmux = <0x401f8040 4 0x0 0 0x401f8230>; 2588 }; 2589 /omit-if-no-ref/ iomuxc_gpio_emc_11_flexpwm2_pwmb2: IOMUXC_GPIO_EMC_11_FLEXPWM2_PWMB2 { 2590 pinmux = <0x401f8040 1 0x401f8490 0 0x401f8230>; 2591 }; 2592 /omit-if-no-ref/ iomuxc_gpio_emc_11_flexspi2_b_dqs: IOMUXC_GPIO_EMC_11_FLEXSPI2_B_DQS { 2593 pinmux = <0x401f8040 8 0x0 0 0x401f8230>; 2594 }; 2595 /omit-if-no-ref/ iomuxc_gpio_emc_11_gpio4_io11: IOMUXC_GPIO_EMC_11_GPIO4_IO11 { 2596 pinmux = <0x401f8040 5 0x0 0 0x401f8230>; 2597 gpr = <0x400ac074 0xb 0x0>; 2598 }; 2599 /omit-if-no-ref/ iomuxc_gpio_emc_11_gpio9_io11: IOMUXC_GPIO_EMC_11_GPIO9_IO11 { 2600 pinmux = <0x401f8040 5 0x0 0 0x401f8230>; 2601 gpr = <0x400ac074 0xb 0x1>; 2602 }; 2603 /omit-if-no-ref/ iomuxc_gpio_emc_11_lpi2c4_sda: IOMUXC_GPIO_EMC_11_LPI2C4_SDA { 2604 pinmux = <0x401f8040 2 0x401f84e8 0 0x401f8230>; 2605 }; 2606 /omit-if-no-ref/ iomuxc_gpio_emc_11_semc_addr02: IOMUXC_GPIO_EMC_11_SEMC_ADDR02 { 2607 pinmux = <0x401f8040 0 0x0 0 0x401f8230>; 2608 }; 2609 /omit-if-no-ref/ iomuxc_gpio_emc_11_usdhc2_reset_b: IOMUXC_GPIO_EMC_11_USDHC2_RESET_B { 2610 pinmux = <0x401f8040 3 0x0 0 0x401f8230>; 2611 }; 2612 /omit-if-no-ref/ iomuxc_gpio_emc_12_flexpwm1_pwma3: IOMUXC_GPIO_EMC_12_FLEXPWM1_PWMA3 { 2613 pinmux = <0x401f8044 4 0x401f8454 1 0x401f8234>; 2614 }; 2615 /omit-if-no-ref/ iomuxc_gpio_emc_12_flexspi2_b_sclk: IOMUXC_GPIO_EMC_12_FLEXSPI2_B_SCLK { 2616 pinmux = <0x401f8044 8 0x401f8754 0 0x401f8234>; 2617 }; 2618 /omit-if-no-ref/ iomuxc_gpio_emc_12_gpio4_io12: IOMUXC_GPIO_EMC_12_GPIO4_IO12 { 2619 pinmux = <0x401f8044 5 0x0 0 0x401f8234>; 2620 gpr = <0x400ac074 0xc 0x0>; 2621 }; 2622 /omit-if-no-ref/ iomuxc_gpio_emc_12_gpio9_io12: IOMUXC_GPIO_EMC_12_GPIO9_IO12 { 2623 pinmux = <0x401f8044 5 0x0 0 0x401f8234>; 2624 gpr = <0x400ac074 0xc 0x1>; 2625 }; 2626 /omit-if-no-ref/ iomuxc_gpio_emc_12_lpi2c4_scl: IOMUXC_GPIO_EMC_12_LPI2C4_SCL { 2627 pinmux = <0x401f8044 2 0x401f84e4 0 0x401f8234>; 2628 }; 2629 /omit-if-no-ref/ iomuxc_gpio_emc_12_semc_addr03: IOMUXC_GPIO_EMC_12_SEMC_ADDR03 { 2630 pinmux = <0x401f8044 0 0x0 0 0x401f8234>; 2631 }; 2632 /omit-if-no-ref/ iomuxc_gpio_emc_12_usdhc1_wp: IOMUXC_GPIO_EMC_12_USDHC1_WP { 2633 pinmux = <0x401f8044 3 0x401f85d8 0 0x401f8234>; 2634 }; 2635 /omit-if-no-ref/ iomuxc_gpio_emc_12_xbar1_xbar_in24: IOMUXC_GPIO_EMC_12_XBAR1_XBAR_IN24 { 2636 pinmux = <0x401f8044 1 0x401f8640 0 0x401f8234>; 2637 }; 2638 /omit-if-no-ref/ iomuxc_gpio_emc_13_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_13_FLEXPWM1_PWMB3 { 2639 pinmux = <0x401f8048 4 0x401f8464 1 0x401f8238>; 2640 }; 2641 /omit-if-no-ref/ iomuxc_gpio_emc_13_flexspi2_b_data0: IOMUXC_GPIO_EMC_13_FLEXSPI2_B_DATA0 { 2642 pinmux = <0x401f8048 8 0x401f8740 0 0x401f8238>; 2643 }; 2644 /omit-if-no-ref/ iomuxc_gpio_emc_13_gpio4_io13: IOMUXC_GPIO_EMC_13_GPIO4_IO13 { 2645 pinmux = <0x401f8048 5 0x0 0 0x401f8238>; 2646 gpr = <0x400ac074 0xd 0x0>; 2647 }; 2648 /omit-if-no-ref/ iomuxc_gpio_emc_13_gpio9_io13: IOMUXC_GPIO_EMC_13_GPIO9_IO13 { 2649 pinmux = <0x401f8048 5 0x0 0 0x401f8238>; 2650 gpr = <0x400ac074 0xd 0x1>; 2651 }; 2652 /omit-if-no-ref/ iomuxc_gpio_emc_13_lpuart3_tx: IOMUXC_GPIO_EMC_13_LPUART3_TX { 2653 pinmux = <0x401f8048 2 0x401f853c 1 0x401f8238>; 2654 }; 2655 /omit-if-no-ref/ iomuxc_gpio_emc_13_mqs_right: IOMUXC_GPIO_EMC_13_MQS_RIGHT { 2656 pinmux = <0x401f8048 3 0x0 0 0x401f8238>; 2657 }; 2658 /omit-if-no-ref/ iomuxc_gpio_emc_13_semc_addr04: IOMUXC_GPIO_EMC_13_SEMC_ADDR04 { 2659 pinmux = <0x401f8048 0 0x0 0 0x401f8238>; 2660 }; 2661 /omit-if-no-ref/ iomuxc_gpio_emc_13_xbar1_xbar_in25: IOMUXC_GPIO_EMC_13_XBAR1_XBAR_IN25 { 2662 pinmux = <0x401f8048 1 0x401f8650 1 0x401f8238>; 2663 }; 2664 /omit-if-no-ref/ iomuxc_gpio_emc_14_flexspi2_b_data1: IOMUXC_GPIO_EMC_14_FLEXSPI2_B_DATA1 { 2665 pinmux = <0x401f804c 8 0x401f8744 0 0x401f823c>; 2666 }; 2667 /omit-if-no-ref/ iomuxc_gpio_emc_14_gpio4_io14: IOMUXC_GPIO_EMC_14_GPIO4_IO14 { 2668 pinmux = <0x401f804c 5 0x0 0 0x401f823c>; 2669 gpr = <0x400ac074 0xe 0x0>; 2670 }; 2671 /omit-if-no-ref/ iomuxc_gpio_emc_14_gpio9_io14: IOMUXC_GPIO_EMC_14_GPIO9_IO14 { 2672 pinmux = <0x401f804c 5 0x0 0 0x401f823c>; 2673 gpr = <0x400ac074 0xe 0x1>; 2674 }; 2675 /omit-if-no-ref/ iomuxc_gpio_emc_14_lpspi2_pcs1: IOMUXC_GPIO_EMC_14_LPSPI2_PCS1 { 2676 pinmux = <0x401f804c 4 0x0 0 0x401f823c>; 2677 }; 2678 /omit-if-no-ref/ iomuxc_gpio_emc_14_lpuart3_rx: IOMUXC_GPIO_EMC_14_LPUART3_RX { 2679 pinmux = <0x401f804c 2 0x401f8538 1 0x401f823c>; 2680 }; 2681 /omit-if-no-ref/ iomuxc_gpio_emc_14_mqs_left: IOMUXC_GPIO_EMC_14_MQS_LEFT { 2682 pinmux = <0x401f804c 3 0x0 0 0x401f823c>; 2683 }; 2684 /omit-if-no-ref/ iomuxc_gpio_emc_14_semc_addr05: IOMUXC_GPIO_EMC_14_SEMC_ADDR05 { 2685 pinmux = <0x401f804c 0 0x0 0 0x401f823c>; 2686 }; 2687 /omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_in19: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_IN19 { 2688 pinmux = <0x401f804c 1 0x401f8654 0 0x401f823c>; 2689 gpr = <0x400ac018 0x1f 0x0>; 2690 }; 2691 /omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_inout19: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_INOUT19 { 2692 pinmux = <0x401f804c 1 0x401f8654 0 0x401f823c>; 2693 gpr = <0x400ac018 0x1f 0x0>; 2694 }; 2695 /omit-if-no-ref/ iomuxc_gpio_emc_15_flexspi2_b_data2: IOMUXC_GPIO_EMC_15_FLEXSPI2_B_DATA2 { 2696 pinmux = <0x401f8050 8 0x401f8748 0 0x401f8240>; 2697 }; 2698 /omit-if-no-ref/ iomuxc_gpio_emc_15_gpio4_io15: IOMUXC_GPIO_EMC_15_GPIO4_IO15 { 2699 pinmux = <0x401f8050 5 0x0 0 0x401f8240>; 2700 gpr = <0x400ac074 0xf 0x0>; 2701 }; 2702 /omit-if-no-ref/ iomuxc_gpio_emc_15_gpio9_io15: IOMUXC_GPIO_EMC_15_GPIO9_IO15 { 2703 pinmux = <0x401f8050 5 0x0 0 0x401f8240>; 2704 gpr = <0x400ac074 0xf 0x1>; 2705 }; 2706 /omit-if-no-ref/ iomuxc_gpio_emc_15_lpuart3_cts_b: IOMUXC_GPIO_EMC_15_LPUART3_CTS_B { 2707 pinmux = <0x401f8050 2 0x401f8534 0 0x401f8240>; 2708 }; 2709 /omit-if-no-ref/ iomuxc_gpio_emc_15_qtimer3_timer0: IOMUXC_GPIO_EMC_15_QTIMER3_TIMER0 { 2710 pinmux = <0x401f8050 4 0x401f857c 0 0x401f8240>; 2711 gpr = <0x400ac018 0x8 0x0>; 2712 }; 2713 /omit-if-no-ref/ iomuxc_gpio_emc_15_semc_addr06: IOMUXC_GPIO_EMC_15_SEMC_ADDR06 { 2714 pinmux = <0x401f8050 0 0x0 0 0x401f8240>; 2715 }; 2716 /omit-if-no-ref/ iomuxc_gpio_emc_15_spdif_out: IOMUXC_GPIO_EMC_15_SPDIF_OUT { 2717 pinmux = <0x401f8050 3 0x0 0 0x401f8240>; 2718 }; 2719 /omit-if-no-ref/ iomuxc_gpio_emc_15_xbar1_xbar_in20: IOMUXC_GPIO_EMC_15_XBAR1_XBAR_IN20 { 2720 pinmux = <0x401f8050 1 0x401f8634 0 0x401f8240>; 2721 }; 2722 /omit-if-no-ref/ iomuxc_gpio_emc_16_flexspi2_b_data3: IOMUXC_GPIO_EMC_16_FLEXSPI2_B_DATA3 { 2723 pinmux = <0x401f8054 8 0x401f874c 0 0x401f8244>; 2724 }; 2725 /omit-if-no-ref/ iomuxc_gpio_emc_16_gpio4_io16: IOMUXC_GPIO_EMC_16_GPIO4_IO16 { 2726 pinmux = <0x401f8054 5 0x0 0 0x401f8244>; 2727 gpr = <0x400ac074 0x10 0x0>; 2728 }; 2729 /omit-if-no-ref/ iomuxc_gpio_emc_16_gpio9_io16: IOMUXC_GPIO_EMC_16_GPIO9_IO16 { 2730 pinmux = <0x401f8054 5 0x0 0 0x401f8244>; 2731 gpr = <0x400ac074 0x10 0x1>; 2732 }; 2733 /omit-if-no-ref/ iomuxc_gpio_emc_16_lpuart3_rts_b: IOMUXC_GPIO_EMC_16_LPUART3_RTS_B { 2734 pinmux = <0x401f8054 2 0x0 0 0x401f8244>; 2735 }; 2736 /omit-if-no-ref/ iomuxc_gpio_emc_16_qtimer3_timer1: IOMUXC_GPIO_EMC_16_QTIMER3_TIMER1 { 2737 pinmux = <0x401f8054 4 0x401f8580 1 0x401f8244>; 2738 gpr = <0x400ac018 0x9 0x0>; 2739 }; 2740 /omit-if-no-ref/ iomuxc_gpio_emc_16_semc_addr07: IOMUXC_GPIO_EMC_16_SEMC_ADDR07 { 2741 pinmux = <0x401f8054 0 0x0 0 0x401f8244>; 2742 }; 2743 /omit-if-no-ref/ iomuxc_gpio_emc_16_spdif_in: IOMUXC_GPIO_EMC_16_SPDIF_IN { 2744 pinmux = <0x401f8054 3 0x401f85c8 1 0x401f8244>; 2745 }; 2746 /omit-if-no-ref/ iomuxc_gpio_emc_16_xbar1_xbar_in21: IOMUXC_GPIO_EMC_16_XBAR1_XBAR_IN21 { 2747 pinmux = <0x401f8054 1 0x401f8658 0 0x401f8244>; 2748 }; 2749 /omit-if-no-ref/ iomuxc_gpio_emc_17_flexcan1_tx: IOMUXC_GPIO_EMC_17_FLEXCAN1_TX { 2750 pinmux = <0x401f8058 3 0x0 0 0x401f8248>; 2751 }; 2752 /omit-if-no-ref/ iomuxc_gpio_emc_17_flexpwm4_pwma3: IOMUXC_GPIO_EMC_17_FLEXPWM4_PWMA3 { 2753 pinmux = <0x401f8058 1 0x401f84a0 0 0x401f8248>; 2754 }; 2755 /omit-if-no-ref/ iomuxc_gpio_emc_17_gpio4_io17: IOMUXC_GPIO_EMC_17_GPIO4_IO17 { 2756 pinmux = <0x401f8058 5 0x0 0 0x401f8248>; 2757 gpr = <0x400ac074 0x11 0x0>; 2758 }; 2759 /omit-if-no-ref/ iomuxc_gpio_emc_17_gpio9_io17: IOMUXC_GPIO_EMC_17_GPIO9_IO17 { 2760 pinmux = <0x401f8058 5 0x0 0 0x401f8248>; 2761 gpr = <0x400ac074 0x11 0x1>; 2762 }; 2763 /omit-if-no-ref/ iomuxc_gpio_emc_17_lpuart4_cts_b: IOMUXC_GPIO_EMC_17_LPUART4_CTS_B { 2764 pinmux = <0x401f8058 2 0x0 0 0x401f8248>; 2765 }; 2766 /omit-if-no-ref/ iomuxc_gpio_emc_17_qtimer3_timer2: IOMUXC_GPIO_EMC_17_QTIMER3_TIMER2 { 2767 pinmux = <0x401f8058 4 0x401f8584 0 0x401f8248>; 2768 gpr = <0x400ac018 0xa 0x0>; 2769 }; 2770 /omit-if-no-ref/ iomuxc_gpio_emc_17_semc_addr08: IOMUXC_GPIO_EMC_17_SEMC_ADDR08 { 2771 pinmux = <0x401f8058 0 0x0 0 0x401f8248>; 2772 }; 2773 /omit-if-no-ref/ iomuxc_gpio_emc_18_flexcan1_rx: IOMUXC_GPIO_EMC_18_FLEXCAN1_RX { 2774 pinmux = <0x401f805c 3 0x401f844c 1 0x401f824c>; 2775 }; 2776 /omit-if-no-ref/ iomuxc_gpio_emc_18_flexpwm4_pwmb3: IOMUXC_GPIO_EMC_18_FLEXPWM4_PWMB3 { 2777 pinmux = <0x401f805c 1 0x0 0 0x401f824c>; 2778 }; 2779 /omit-if-no-ref/ iomuxc_gpio_emc_18_gpio4_io18: IOMUXC_GPIO_EMC_18_GPIO4_IO18 { 2780 pinmux = <0x401f805c 5 0x0 0 0x401f824c>; 2781 gpr = <0x400ac074 0x12 0x0>; 2782 }; 2783 /omit-if-no-ref/ iomuxc_gpio_emc_18_gpio9_io18: IOMUXC_GPIO_EMC_18_GPIO9_IO18 { 2784 pinmux = <0x401f805c 5 0x0 0 0x401f824c>; 2785 gpr = <0x400ac074 0x12 0x1>; 2786 }; 2787 /omit-if-no-ref/ iomuxc_gpio_emc_18_lpuart4_rts_b: IOMUXC_GPIO_EMC_18_LPUART4_RTS_B { 2788 pinmux = <0x401f805c 2 0x0 0 0x401f824c>; 2789 }; 2790 /omit-if-no-ref/ iomuxc_gpio_emc_18_qtimer3_timer3: IOMUXC_GPIO_EMC_18_QTIMER3_TIMER3 { 2791 pinmux = <0x401f805c 4 0x401f8588 0 0x401f824c>; 2792 gpr = <0x400ac018 0xb 0x0>; 2793 }; 2794 /omit-if-no-ref/ iomuxc_gpio_emc_18_semc_addr09: IOMUXC_GPIO_EMC_18_SEMC_ADDR09 { 2795 pinmux = <0x401f805c 0 0x0 0 0x401f824c>; 2796 }; 2797 /omit-if-no-ref/ iomuxc_gpio_emc_18_snvs_vio_5_ctl: IOMUXC_GPIO_EMC_18_SNVS_VIO_5_CTL { 2798 pinmux = <0x401f805c 6 0x0 0 0x401f824c>; 2799 }; 2800 /omit-if-no-ref/ iomuxc_gpio_emc_19_enet_rx_data1: IOMUXC_GPIO_EMC_19_ENET_RX_DATA1 { 2801 pinmux = <0x401f8060 3 0x401f8438 0 0x401f8250>; 2802 }; 2803 /omit-if-no-ref/ iomuxc_gpio_emc_19_flexpwm2_pwma3: IOMUXC_GPIO_EMC_19_FLEXPWM2_PWMA3 { 2804 pinmux = <0x401f8060 1 0x401f8474 1 0x401f8250>; 2805 }; 2806 /omit-if-no-ref/ iomuxc_gpio_emc_19_gpio4_io19: IOMUXC_GPIO_EMC_19_GPIO4_IO19 { 2807 pinmux = <0x401f8060 5 0x0 0 0x401f8250>; 2808 gpr = <0x400ac074 0x13 0x0>; 2809 }; 2810 /omit-if-no-ref/ iomuxc_gpio_emc_19_gpio9_io19: IOMUXC_GPIO_EMC_19_GPIO9_IO19 { 2811 pinmux = <0x401f8060 5 0x0 0 0x401f8250>; 2812 gpr = <0x400ac074 0x13 0x1>; 2813 }; 2814 /omit-if-no-ref/ iomuxc_gpio_emc_19_lpuart4_tx: IOMUXC_GPIO_EMC_19_LPUART4_TX { 2815 pinmux = <0x401f8060 2 0x401f8544 1 0x401f8250>; 2816 }; 2817 /omit-if-no-ref/ iomuxc_gpio_emc_19_qtimer2_timer0: IOMUXC_GPIO_EMC_19_QTIMER2_TIMER0 { 2818 pinmux = <0x401f8060 4 0x401f856c 0 0x401f8250>; 2819 gpr = <0x400ac018 0x4 0x0>; 2820 }; 2821 /omit-if-no-ref/ iomuxc_gpio_emc_19_semc_addr11: IOMUXC_GPIO_EMC_19_SEMC_ADDR11 { 2822 pinmux = <0x401f8060 0 0x0 0 0x401f8250>; 2823 }; 2824 /omit-if-no-ref/ iomuxc_gpio_emc_19_snvs_vio_5_b: IOMUXC_GPIO_EMC_19_SNVS_VIO_5_B { 2825 pinmux = <0x401f8060 6 0x0 0 0x401f8250>; 2826 }; 2827 /omit-if-no-ref/ iomuxc_gpio_emc_20_enet_rx_data0: IOMUXC_GPIO_EMC_20_ENET_RX_DATA0 { 2828 pinmux = <0x401f8064 3 0x401f8434 0 0x401f8254>; 2829 }; 2830 /omit-if-no-ref/ iomuxc_gpio_emc_20_flexpwm2_pwmb3: IOMUXC_GPIO_EMC_20_FLEXPWM2_PWMB3 { 2831 pinmux = <0x401f8064 1 0x401f8484 1 0x401f8254>; 2832 }; 2833 /omit-if-no-ref/ iomuxc_gpio_emc_20_gpio4_io20: IOMUXC_GPIO_EMC_20_GPIO4_IO20 { 2834 pinmux = <0x401f8064 5 0x0 0 0x401f8254>; 2835 gpr = <0x400ac074 0x14 0x0>; 2836 }; 2837 /omit-if-no-ref/ iomuxc_gpio_emc_20_gpio9_io20: IOMUXC_GPIO_EMC_20_GPIO9_IO20 { 2838 pinmux = <0x401f8064 5 0x0 0 0x401f8254>; 2839 gpr = <0x400ac074 0x14 0x1>; 2840 }; 2841 /omit-if-no-ref/ iomuxc_gpio_emc_20_lpuart4_rx: IOMUXC_GPIO_EMC_20_LPUART4_RX { 2842 pinmux = <0x401f8064 2 0x401f8540 1 0x401f8254>; 2843 }; 2844 /omit-if-no-ref/ iomuxc_gpio_emc_20_qtimer2_timer1: IOMUXC_GPIO_EMC_20_QTIMER2_TIMER1 { 2845 pinmux = <0x401f8064 4 0x401f8570 0 0x401f8254>; 2846 gpr = <0x400ac018 0x5 0x0>; 2847 }; 2848 /omit-if-no-ref/ iomuxc_gpio_emc_20_semc_addr12: IOMUXC_GPIO_EMC_20_SEMC_ADDR12 { 2849 pinmux = <0x401f8064 0 0x0 0 0x401f8254>; 2850 }; 2851 /omit-if-no-ref/ iomuxc_gpio_emc_21_enet_tx_data1: IOMUXC_GPIO_EMC_21_ENET_TX_DATA1 { 2852 pinmux = <0x401f8068 3 0x0 0 0x401f8258>; 2853 }; 2854 /omit-if-no-ref/ iomuxc_gpio_emc_21_flexpwm3_pwma3: IOMUXC_GPIO_EMC_21_FLEXPWM3_PWMA3 { 2855 pinmux = <0x401f8068 1 0x0 0 0x401f8258>; 2856 }; 2857 /omit-if-no-ref/ iomuxc_gpio_emc_21_gpio4_io21: IOMUXC_GPIO_EMC_21_GPIO4_IO21 { 2858 pinmux = <0x401f8068 5 0x0 0 0x401f8258>; 2859 gpr = <0x400ac074 0x15 0x0>; 2860 }; 2861 /omit-if-no-ref/ iomuxc_gpio_emc_21_gpio9_io21: IOMUXC_GPIO_EMC_21_GPIO9_IO21 { 2862 pinmux = <0x401f8068 5 0x0 0 0x401f8258>; 2863 gpr = <0x400ac074 0x15 0x1>; 2864 }; 2865 /omit-if-no-ref/ iomuxc_gpio_emc_21_lpi2c3_sda: IOMUXC_GPIO_EMC_21_LPI2C3_SDA { 2866 pinmux = <0x401f8068 2 0x401f84e0 0 0x401f8258>; 2867 }; 2868 /omit-if-no-ref/ iomuxc_gpio_emc_21_qtimer2_timer2: IOMUXC_GPIO_EMC_21_QTIMER2_TIMER2 { 2869 pinmux = <0x401f8068 4 0x401f8574 0 0x401f8258>; 2870 gpr = <0x400ac018 0x6 0x0>; 2871 }; 2872 /omit-if-no-ref/ iomuxc_gpio_emc_21_semc_ba0: IOMUXC_GPIO_EMC_21_SEMC_BA0 { 2873 pinmux = <0x401f8068 0 0x0 0 0x401f8258>; 2874 }; 2875 /omit-if-no-ref/ iomuxc_gpio_emc_22_enet_tx_data0: IOMUXC_GPIO_EMC_22_ENET_TX_DATA0 { 2876 pinmux = <0x401f806c 3 0x0 0 0x401f825c>; 2877 }; 2878 /omit-if-no-ref/ iomuxc_gpio_emc_22_flexpwm3_pwmb3: IOMUXC_GPIO_EMC_22_FLEXPWM3_PWMB3 { 2879 pinmux = <0x401f806c 1 0x0 0 0x401f825c>; 2880 }; 2881 /omit-if-no-ref/ iomuxc_gpio_emc_22_flexspi2_a_ss1_b: IOMUXC_GPIO_EMC_22_FLEXSPI2_A_SS1_B { 2882 pinmux = <0x401f806c 8 0x0 0 0x401f825c>; 2883 }; 2884 /omit-if-no-ref/ iomuxc_gpio_emc_22_gpio4_io22: IOMUXC_GPIO_EMC_22_GPIO4_IO22 { 2885 pinmux = <0x401f806c 5 0x0 0 0x401f825c>; 2886 gpr = <0x400ac074 0x16 0x0>; 2887 }; 2888 /omit-if-no-ref/ iomuxc_gpio_emc_22_gpio9_io22: IOMUXC_GPIO_EMC_22_GPIO9_IO22 { 2889 pinmux = <0x401f806c 5 0x0 0 0x401f825c>; 2890 gpr = <0x400ac074 0x16 0x1>; 2891 }; 2892 /omit-if-no-ref/ iomuxc_gpio_emc_22_lpi2c3_scl: IOMUXC_GPIO_EMC_22_LPI2C3_SCL { 2893 pinmux = <0x401f806c 2 0x401f84dc 0 0x401f825c>; 2894 }; 2895 /omit-if-no-ref/ iomuxc_gpio_emc_22_qtimer2_timer3: IOMUXC_GPIO_EMC_22_QTIMER2_TIMER3 { 2896 pinmux = <0x401f806c 4 0x401f8578 0 0x401f825c>; 2897 gpr = <0x400ac018 0x7 0x0>; 2898 }; 2899 /omit-if-no-ref/ iomuxc_gpio_emc_22_semc_ba1: IOMUXC_GPIO_EMC_22_SEMC_BA1 { 2900 pinmux = <0x401f806c 0 0x0 0 0x401f825c>; 2901 }; 2902 /omit-if-no-ref/ iomuxc_gpio_emc_23_enet_rx_en: IOMUXC_GPIO_EMC_23_ENET_RX_EN { 2903 pinmux = <0x401f8070 3 0x401f843c 0 0x401f8260>; 2904 }; 2905 /omit-if-no-ref/ iomuxc_gpio_emc_23_flexpwm1_pwma0: IOMUXC_GPIO_EMC_23_FLEXPWM1_PWMA0 { 2906 pinmux = <0x401f8070 1 0x401f8458 0 0x401f8260>; 2907 }; 2908 /omit-if-no-ref/ iomuxc_gpio_emc_23_flexspi2_a_dqs: IOMUXC_GPIO_EMC_23_FLEXSPI2_A_DQS { 2909 pinmux = <0x401f8070 8 0x401f872c 1 0x401f8260>; 2910 }; 2911 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpio4_io23: IOMUXC_GPIO_EMC_23_GPIO4_IO23 { 2912 pinmux = <0x401f8070 5 0x0 0 0x401f8260>; 2913 gpr = <0x400ac074 0x17 0x0>; 2914 }; 2915 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpio9_io23: IOMUXC_GPIO_EMC_23_GPIO9_IO23 { 2916 pinmux = <0x401f8070 5 0x0 0 0x401f8260>; 2917 gpr = <0x400ac074 0x17 0x1>; 2918 }; 2919 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpt1_capture2: IOMUXC_GPIO_EMC_23_GPT1_CAPTURE2 { 2920 pinmux = <0x401f8070 4 0x401f875c 0 0x401f8260>; 2921 }; 2922 /omit-if-no-ref/ iomuxc_gpio_emc_23_lpuart5_tx: IOMUXC_GPIO_EMC_23_LPUART5_TX { 2923 pinmux = <0x401f8070 2 0x401f854c 0 0x401f8260>; 2924 }; 2925 /omit-if-no-ref/ iomuxc_gpio_emc_23_semc_addr10: IOMUXC_GPIO_EMC_23_SEMC_ADDR10 { 2926 pinmux = <0x401f8070 0 0x0 0 0x401f8260>; 2927 }; 2928 /omit-if-no-ref/ iomuxc_gpio_emc_24_enet_tx_en: IOMUXC_GPIO_EMC_24_ENET_TX_EN { 2929 pinmux = <0x401f8074 3 0x0 0 0x401f8264>; 2930 }; 2931 /omit-if-no-ref/ iomuxc_gpio_emc_24_flexpwm1_pwmb0: IOMUXC_GPIO_EMC_24_FLEXPWM1_PWMB0 { 2932 pinmux = <0x401f8074 1 0x401f8468 0 0x401f8264>; 2933 }; 2934 /omit-if-no-ref/ iomuxc_gpio_emc_24_flexspi2_a_ss0_b: IOMUXC_GPIO_EMC_24_FLEXSPI2_A_SS0_B { 2935 pinmux = <0x401f8074 8 0x0 0 0x401f8264>; 2936 }; 2937 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpio4_io24: IOMUXC_GPIO_EMC_24_GPIO4_IO24 { 2938 pinmux = <0x401f8074 5 0x0 0 0x401f8264>; 2939 gpr = <0x400ac074 0x18 0x0>; 2940 }; 2941 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpio9_io24: IOMUXC_GPIO_EMC_24_GPIO9_IO24 { 2942 pinmux = <0x401f8074 5 0x0 0 0x401f8264>; 2943 gpr = <0x400ac074 0x18 0x1>; 2944 }; 2945 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpt1_capture1: IOMUXC_GPIO_EMC_24_GPT1_CAPTURE1 { 2946 pinmux = <0x401f8074 4 0x401f8758 0 0x401f8264>; 2947 }; 2948 /omit-if-no-ref/ iomuxc_gpio_emc_24_lpuart5_rx: IOMUXC_GPIO_EMC_24_LPUART5_RX { 2949 pinmux = <0x401f8074 2 0x401f8548 0 0x401f8264>; 2950 }; 2951 /omit-if-no-ref/ iomuxc_gpio_emc_24_semc_cas: IOMUXC_GPIO_EMC_24_SEMC_CAS { 2952 pinmux = <0x401f8074 0 0x0 0 0x401f8264>; 2953 }; 2954 /omit-if-no-ref/ iomuxc_gpio_emc_25_enet_ref_clk: IOMUXC_GPIO_EMC_25_ENET_REF_CLK { 2955 pinmux = <0x401f8078 4 0x401f842c 0 0x401f8268>; 2956 }; 2957 /omit-if-no-ref/ iomuxc_gpio_emc_25_enet_tx_clk: IOMUXC_GPIO_EMC_25_ENET_TX_CLK { 2958 pinmux = <0x401f8078 3 0x401f8448 0 0x401f8268>; 2959 }; 2960 /omit-if-no-ref/ iomuxc_gpio_emc_25_flexpwm1_pwma1: IOMUXC_GPIO_EMC_25_FLEXPWM1_PWMA1 { 2961 pinmux = <0x401f8078 1 0x401f845c 0 0x401f8268>; 2962 }; 2963 /omit-if-no-ref/ iomuxc_gpio_emc_25_flexspi2_a_sclk: IOMUXC_GPIO_EMC_25_FLEXSPI2_A_SCLK { 2964 pinmux = <0x401f8078 8 0x401f8750 1 0x401f8268>; 2965 }; 2966 /omit-if-no-ref/ iomuxc_gpio_emc_25_gpio4_io25: IOMUXC_GPIO_EMC_25_GPIO4_IO25 { 2967 pinmux = <0x401f8078 5 0x0 0 0x401f8268>; 2968 gpr = <0x400ac074 0x19 0x0>; 2969 }; 2970 /omit-if-no-ref/ iomuxc_gpio_emc_25_gpio9_io25: IOMUXC_GPIO_EMC_25_GPIO9_IO25 { 2971 pinmux = <0x401f8078 5 0x0 0 0x401f8268>; 2972 gpr = <0x400ac074 0x19 0x1>; 2973 }; 2974 /omit-if-no-ref/ iomuxc_gpio_emc_25_lpuart6_tx: IOMUXC_GPIO_EMC_25_LPUART6_TX { 2975 pinmux = <0x401f8078 2 0x401f8554 0 0x401f8268>; 2976 }; 2977 /omit-if-no-ref/ iomuxc_gpio_emc_25_semc_ras: IOMUXC_GPIO_EMC_25_SEMC_RAS { 2978 pinmux = <0x401f8078 0 0x0 0 0x401f8268>; 2979 }; 2980 /omit-if-no-ref/ iomuxc_gpio_emc_26_enet_rx_er: IOMUXC_GPIO_EMC_26_ENET_RX_ER { 2981 pinmux = <0x401f807c 3 0x401f8440 0 0x401f826c>; 2982 }; 2983 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexio1_flexio12: IOMUXC_GPIO_EMC_26_FLEXIO1_FLEXIO12 { 2984 pinmux = <0x401f807c 4 0x0 0 0x401f826c>; 2985 }; 2986 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexpwm1_pwmb1: IOMUXC_GPIO_EMC_26_FLEXPWM1_PWMB1 { 2987 pinmux = <0x401f807c 1 0x401f846c 0 0x401f826c>; 2988 }; 2989 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexspi2_a_data0: IOMUXC_GPIO_EMC_26_FLEXSPI2_A_DATA0 { 2990 pinmux = <0x401f807c 8 0x401f8730 1 0x401f826c>; 2991 }; 2992 /omit-if-no-ref/ iomuxc_gpio_emc_26_gpio4_io26: IOMUXC_GPIO_EMC_26_GPIO4_IO26 { 2993 pinmux = <0x401f807c 5 0x0 0 0x401f826c>; 2994 gpr = <0x400ac074 0x1a 0x0>; 2995 }; 2996 /omit-if-no-ref/ iomuxc_gpio_emc_26_gpio9_io26: IOMUXC_GPIO_EMC_26_GPIO9_IO26 { 2997 pinmux = <0x401f807c 5 0x0 0 0x401f826c>; 2998 gpr = <0x400ac074 0x1a 0x1>; 2999 }; 3000 /omit-if-no-ref/ iomuxc_gpio_emc_26_lpuart6_rx: IOMUXC_GPIO_EMC_26_LPUART6_RX { 3001 pinmux = <0x401f807c 2 0x401f8550 0 0x401f826c>; 3002 }; 3003 /omit-if-no-ref/ iomuxc_gpio_emc_26_semc_clk: IOMUXC_GPIO_EMC_26_SEMC_CLK { 3004 pinmux = <0x401f807c 0 0x0 0 0x401f826c>; 3005 }; 3006 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexio1_flexio13: IOMUXC_GPIO_EMC_27_FLEXIO1_FLEXIO13 { 3007 pinmux = <0x401f8080 4 0x0 0 0x401f8270>; 3008 }; 3009 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexpwm1_pwma2: IOMUXC_GPIO_EMC_27_FLEXPWM1_PWMA2 { 3010 pinmux = <0x401f8080 1 0x401f8460 0 0x401f8270>; 3011 }; 3012 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexspi2_a_data1: IOMUXC_GPIO_EMC_27_FLEXSPI2_A_DATA1 { 3013 pinmux = <0x401f8080 8 0x401f8734 1 0x401f8270>; 3014 }; 3015 /omit-if-no-ref/ iomuxc_gpio_emc_27_gpio4_io27: IOMUXC_GPIO_EMC_27_GPIO4_IO27 { 3016 pinmux = <0x401f8080 5 0x0 0 0x401f8270>; 3017 gpr = <0x400ac074 0x1b 0x0>; 3018 }; 3019 /omit-if-no-ref/ iomuxc_gpio_emc_27_gpio9_io27: IOMUXC_GPIO_EMC_27_GPIO9_IO27 { 3020 pinmux = <0x401f8080 5 0x0 0 0x401f8270>; 3021 gpr = <0x400ac074 0x1b 0x1>; 3022 }; 3023 /omit-if-no-ref/ iomuxc_gpio_emc_27_lpspi1_sck: IOMUXC_GPIO_EMC_27_LPSPI1_SCK { 3024 pinmux = <0x401f8080 3 0x401f84f0 0 0x401f8270>; 3025 }; 3026 /omit-if-no-ref/ iomuxc_gpio_emc_27_lpuart5_rts_b: IOMUXC_GPIO_EMC_27_LPUART5_RTS_B { 3027 pinmux = <0x401f8080 2 0x0 0 0x401f8270>; 3028 }; 3029 /omit-if-no-ref/ iomuxc_gpio_emc_27_semc_cke: IOMUXC_GPIO_EMC_27_SEMC_CKE { 3030 pinmux = <0x401f8080 0 0x0 0 0x401f8270>; 3031 }; 3032 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexio1_flexio14: IOMUXC_GPIO_EMC_28_FLEXIO1_FLEXIO14 { 3033 pinmux = <0x401f8084 4 0x0 0 0x401f8274>; 3034 }; 3035 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexpwm1_pwmb2: IOMUXC_GPIO_EMC_28_FLEXPWM1_PWMB2 { 3036 pinmux = <0x401f8084 1 0x401f8470 0 0x401f8274>; 3037 }; 3038 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexspi2_a_data2: IOMUXC_GPIO_EMC_28_FLEXSPI2_A_DATA2 { 3039 pinmux = <0x401f8084 8 0x401f8738 1 0x401f8274>; 3040 }; 3041 /omit-if-no-ref/ iomuxc_gpio_emc_28_gpio4_io28: IOMUXC_GPIO_EMC_28_GPIO4_IO28 { 3042 pinmux = <0x401f8084 5 0x0 0 0x401f8274>; 3043 gpr = <0x400ac074 0x1c 0x0>; 3044 }; 3045 /omit-if-no-ref/ iomuxc_gpio_emc_28_gpio9_io28: IOMUXC_GPIO_EMC_28_GPIO9_IO28 { 3046 pinmux = <0x401f8084 5 0x0 0 0x401f8274>; 3047 gpr = <0x400ac074 0x1c 0x1>; 3048 }; 3049 /omit-if-no-ref/ iomuxc_gpio_emc_28_lpspi1_sdo: IOMUXC_GPIO_EMC_28_LPSPI1_SDO { 3050 pinmux = <0x401f8084 3 0x401f84f8 0 0x401f8274>; 3051 }; 3052 /omit-if-no-ref/ iomuxc_gpio_emc_28_lpuart5_cts_b: IOMUXC_GPIO_EMC_28_LPUART5_CTS_B { 3053 pinmux = <0x401f8084 2 0x0 0 0x401f8274>; 3054 }; 3055 /omit-if-no-ref/ iomuxc_gpio_emc_28_semc_we: IOMUXC_GPIO_EMC_28_SEMC_WE { 3056 pinmux = <0x401f8084 0 0x0 0 0x401f8274>; 3057 }; 3058 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexio1_flexio15: IOMUXC_GPIO_EMC_29_FLEXIO1_FLEXIO15 { 3059 pinmux = <0x401f8088 4 0x0 0 0x401f8278>; 3060 }; 3061 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexpwm3_pwma0: IOMUXC_GPIO_EMC_29_FLEXPWM3_PWMA0 { 3062 pinmux = <0x401f8088 1 0x0 0 0x401f8278>; 3063 }; 3064 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexspi2_a_data3: IOMUXC_GPIO_EMC_29_FLEXSPI2_A_DATA3 { 3065 pinmux = <0x401f8088 8 0x401f873c 1 0x401f8278>; 3066 }; 3067 /omit-if-no-ref/ iomuxc_gpio_emc_29_gpio4_io29: IOMUXC_GPIO_EMC_29_GPIO4_IO29 { 3068 pinmux = <0x401f8088 5 0x0 0 0x401f8278>; 3069 gpr = <0x400ac074 0x1d 0x0>; 3070 }; 3071 /omit-if-no-ref/ iomuxc_gpio_emc_29_gpio9_io29: IOMUXC_GPIO_EMC_29_GPIO9_IO29 { 3072 pinmux = <0x401f8088 5 0x0 0 0x401f8278>; 3073 gpr = <0x400ac074 0x1d 0x1>; 3074 }; 3075 /omit-if-no-ref/ iomuxc_gpio_emc_29_lpspi1_sdi: IOMUXC_GPIO_EMC_29_LPSPI1_SDI { 3076 pinmux = <0x401f8088 3 0x401f84f4 0 0x401f8278>; 3077 }; 3078 /omit-if-no-ref/ iomuxc_gpio_emc_29_lpuart6_rts_b: IOMUXC_GPIO_EMC_29_LPUART6_RTS_B { 3079 pinmux = <0x401f8088 2 0x0 0 0x401f8278>; 3080 }; 3081 /omit-if-no-ref/ iomuxc_gpio_emc_29_semc_cs0: IOMUXC_GPIO_EMC_29_SEMC_CS0 { 3082 pinmux = <0x401f8088 0 0x0 0 0x401f8278>; 3083 }; 3084 /omit-if-no-ref/ iomuxc_gpio_emc_30_csi_data23: IOMUXC_GPIO_EMC_30_CSI_DATA23 { 3085 pinmux = <0x401f808c 4 0x0 0 0x401f827c>; 3086 }; 3087 /omit-if-no-ref/ iomuxc_gpio_emc_30_enet2_tx_data0: IOMUXC_GPIO_EMC_30_ENET2_TX_DATA0 { 3088 pinmux = <0x401f808c 8 0x0 0 0x401f827c>; 3089 }; 3090 /omit-if-no-ref/ iomuxc_gpio_emc_30_flexpwm3_pwmb0: IOMUXC_GPIO_EMC_30_FLEXPWM3_PWMB0 { 3091 pinmux = <0x401f808c 1 0x0 0 0x401f827c>; 3092 }; 3093 /omit-if-no-ref/ iomuxc_gpio_emc_30_gpio4_io30: IOMUXC_GPIO_EMC_30_GPIO4_IO30 { 3094 pinmux = <0x401f808c 5 0x0 0 0x401f827c>; 3095 gpr = <0x400ac074 0x1e 0x0>; 3096 }; 3097 /omit-if-no-ref/ iomuxc_gpio_emc_30_gpio9_io30: IOMUXC_GPIO_EMC_30_GPIO9_IO30 { 3098 pinmux = <0x401f808c 5 0x0 0 0x401f827c>; 3099 gpr = <0x400ac074 0x1e 0x1>; 3100 }; 3101 /omit-if-no-ref/ iomuxc_gpio_emc_30_lpspi1_pcs0: IOMUXC_GPIO_EMC_30_LPSPI1_PCS0 { 3102 pinmux = <0x401f808c 3 0x401f84ec 1 0x401f827c>; 3103 }; 3104 /omit-if-no-ref/ iomuxc_gpio_emc_30_lpuart6_cts_b: IOMUXC_GPIO_EMC_30_LPUART6_CTS_B { 3105 pinmux = <0x401f808c 2 0x0 0 0x401f827c>; 3106 }; 3107 /omit-if-no-ref/ iomuxc_gpio_emc_30_semc_data08: IOMUXC_GPIO_EMC_30_SEMC_DATA08 { 3108 pinmux = <0x401f808c 0 0x0 0 0x401f827c>; 3109 }; 3110 /omit-if-no-ref/ iomuxc_gpio_emc_31_csi_data22: IOMUXC_GPIO_EMC_31_CSI_DATA22 { 3111 pinmux = <0x401f8090 4 0x0 0 0x401f8280>; 3112 }; 3113 /omit-if-no-ref/ iomuxc_gpio_emc_31_enet2_tx_data1: IOMUXC_GPIO_EMC_31_ENET2_TX_DATA1 { 3114 pinmux = <0x401f8090 8 0x0 0 0x401f8280>; 3115 }; 3116 /omit-if-no-ref/ iomuxc_gpio_emc_31_flexpwm3_pwma1: IOMUXC_GPIO_EMC_31_FLEXPWM3_PWMA1 { 3117 pinmux = <0x401f8090 1 0x0 0 0x401f8280>; 3118 }; 3119 /omit-if-no-ref/ iomuxc_gpio_emc_31_gpio4_io31: IOMUXC_GPIO_EMC_31_GPIO4_IO31 { 3120 pinmux = <0x401f8090 5 0x0 0 0x401f8280>; 3121 gpr = <0x400ac074 0x1f 0x0>; 3122 }; 3123 /omit-if-no-ref/ iomuxc_gpio_emc_31_gpio9_io31: IOMUXC_GPIO_EMC_31_GPIO9_IO31 { 3124 pinmux = <0x401f8090 5 0x0 0 0x401f8280>; 3125 gpr = <0x400ac074 0x1f 0x1>; 3126 }; 3127 /omit-if-no-ref/ iomuxc_gpio_emc_31_lpspi1_pcs1: IOMUXC_GPIO_EMC_31_LPSPI1_PCS1 { 3128 pinmux = <0x401f8090 3 0x0 0 0x401f8280>; 3129 }; 3130 /omit-if-no-ref/ iomuxc_gpio_emc_31_lpuart7_tx: IOMUXC_GPIO_EMC_31_LPUART7_TX { 3131 pinmux = <0x401f8090 2 0x401f855c 1 0x401f8280>; 3132 }; 3133 /omit-if-no-ref/ iomuxc_gpio_emc_31_semc_data09: IOMUXC_GPIO_EMC_31_SEMC_DATA09 { 3134 pinmux = <0x401f8090 0 0x0 0 0x401f8280>; 3135 }; 3136 /omit-if-no-ref/ iomuxc_gpio_emc_32_ccm_pmic_rdy: IOMUXC_GPIO_EMC_32_CCM_PMIC_RDY { 3137 pinmux = <0x401f8094 3 0x401f83fc 4 0x401f8284>; 3138 }; 3139 /omit-if-no-ref/ iomuxc_gpio_emc_32_csi_data21: IOMUXC_GPIO_EMC_32_CSI_DATA21 { 3140 pinmux = <0x401f8094 4 0x0 0 0x401f8284>; 3141 }; 3142 /omit-if-no-ref/ iomuxc_gpio_emc_32_enet2_tx_en: IOMUXC_GPIO_EMC_32_ENET2_TX_EN { 3143 pinmux = <0x401f8094 8 0x0 0 0x401f8284>; 3144 }; 3145 /omit-if-no-ref/ iomuxc_gpio_emc_32_flexpwm3_pwmb1: IOMUXC_GPIO_EMC_32_FLEXPWM3_PWMB1 { 3146 pinmux = <0x401f8094 1 0x0 0 0x401f8284>; 3147 }; 3148 /omit-if-no-ref/ iomuxc_gpio_emc_32_gpio3_io18: IOMUXC_GPIO_EMC_32_GPIO3_IO18 { 3149 pinmux = <0x401f8094 5 0x0 0 0x401f8284>; 3150 gpr = <0x400ac070 0x12 0x0>; 3151 }; 3152 /omit-if-no-ref/ iomuxc_gpio_emc_32_gpio8_io18: IOMUXC_GPIO_EMC_32_GPIO8_IO18 { 3153 pinmux = <0x401f8094 5 0x0 0 0x401f8284>; 3154 gpr = <0x400ac070 0x12 0x1>; 3155 }; 3156 /omit-if-no-ref/ iomuxc_gpio_emc_32_lpuart7_rx: IOMUXC_GPIO_EMC_32_LPUART7_RX { 3157 pinmux = <0x401f8094 2 0x401f8558 1 0x401f8284>; 3158 }; 3159 /omit-if-no-ref/ iomuxc_gpio_emc_32_semc_data10: IOMUXC_GPIO_EMC_32_SEMC_DATA10 { 3160 pinmux = <0x401f8094 0 0x0 0 0x401f8284>; 3161 }; 3162 /omit-if-no-ref/ iomuxc_gpio_emc_33_csi_data20: IOMUXC_GPIO_EMC_33_CSI_DATA20 { 3163 pinmux = <0x401f8098 4 0x0 0 0x401f8288>; 3164 }; 3165 /omit-if-no-ref/ iomuxc_gpio_emc_33_enet2_ref_clk2: IOMUXC_GPIO_EMC_33_ENET2_REF_CLK2 { 3166 pinmux = <0x401f8098 9 0x401f870c 0 0x401f8288>; 3167 }; 3168 /omit-if-no-ref/ iomuxc_gpio_emc_33_enet2_tx_clk: IOMUXC_GPIO_EMC_33_ENET2_TX_CLK { 3169 pinmux = <0x401f8098 8 0x401f8728 0 0x401f8288>; 3170 }; 3171 /omit-if-no-ref/ iomuxc_gpio_emc_33_flexpwm3_pwma2: IOMUXC_GPIO_EMC_33_FLEXPWM3_PWMA2 { 3172 pinmux = <0x401f8098 1 0x0 0 0x401f8288>; 3173 }; 3174 /omit-if-no-ref/ iomuxc_gpio_emc_33_gpio3_io19: IOMUXC_GPIO_EMC_33_GPIO3_IO19 { 3175 pinmux = <0x401f8098 5 0x0 0 0x401f8288>; 3176 gpr = <0x400ac070 0x13 0x0>; 3177 }; 3178 /omit-if-no-ref/ iomuxc_gpio_emc_33_gpio8_io19: IOMUXC_GPIO_EMC_33_GPIO8_IO19 { 3179 pinmux = <0x401f8098 5 0x0 0 0x401f8288>; 3180 gpr = <0x400ac070 0x13 0x1>; 3181 }; 3182 /omit-if-no-ref/ iomuxc_gpio_emc_33_sai3_rx_data: IOMUXC_GPIO_EMC_33_SAI3_RX_DATA { 3183 pinmux = <0x401f8098 3 0x401f8778 0 0x401f8288>; 3184 }; 3185 /omit-if-no-ref/ iomuxc_gpio_emc_33_semc_data11: IOMUXC_GPIO_EMC_33_SEMC_DATA11 { 3186 pinmux = <0x401f8098 0 0x0 0 0x401f8288>; 3187 }; 3188 /omit-if-no-ref/ iomuxc_gpio_emc_33_usdhc1_reset_b: IOMUXC_GPIO_EMC_33_USDHC1_RESET_B { 3189 pinmux = <0x401f8098 2 0x0 0 0x401f8288>; 3190 }; 3191 /omit-if-no-ref/ iomuxc_gpio_emc_34_csi_data19: IOMUXC_GPIO_EMC_34_CSI_DATA19 { 3192 pinmux = <0x401f809c 4 0x0 0 0x401f828c>; 3193 }; 3194 /omit-if-no-ref/ iomuxc_gpio_emc_34_enet2_rx_er: IOMUXC_GPIO_EMC_34_ENET2_RX_ER { 3195 pinmux = <0x401f809c 8 0x401f8720 0 0x401f828c>; 3196 }; 3197 /omit-if-no-ref/ iomuxc_gpio_emc_34_flexpwm3_pwmb2: IOMUXC_GPIO_EMC_34_FLEXPWM3_PWMB2 { 3198 pinmux = <0x401f809c 1 0x0 0 0x401f828c>; 3199 }; 3200 /omit-if-no-ref/ iomuxc_gpio_emc_34_gpio3_io20: IOMUXC_GPIO_EMC_34_GPIO3_IO20 { 3201 pinmux = <0x401f809c 5 0x0 0 0x401f828c>; 3202 gpr = <0x400ac070 0x14 0x0>; 3203 }; 3204 /omit-if-no-ref/ iomuxc_gpio_emc_34_gpio8_io20: IOMUXC_GPIO_EMC_34_GPIO8_IO20 { 3205 pinmux = <0x401f809c 5 0x0 0 0x401f828c>; 3206 gpr = <0x400ac070 0x14 0x1>; 3207 }; 3208 /omit-if-no-ref/ iomuxc_gpio_emc_34_sai3_rx_sync: IOMUXC_GPIO_EMC_34_SAI3_RX_SYNC { 3209 pinmux = <0x401f809c 3 0x401f877c 0 0x401f828c>; 3210 }; 3211 /omit-if-no-ref/ iomuxc_gpio_emc_34_semc_data12: IOMUXC_GPIO_EMC_34_SEMC_DATA12 { 3212 pinmux = <0x401f809c 0 0x0 0 0x401f828c>; 3213 }; 3214 /omit-if-no-ref/ iomuxc_gpio_emc_34_usdhc1_vselect: IOMUXC_GPIO_EMC_34_USDHC1_VSELECT { 3215 pinmux = <0x401f809c 2 0x0 0 0x401f828c>; 3216 }; 3217 /omit-if-no-ref/ iomuxc_gpio_emc_35_csi_data18: IOMUXC_GPIO_EMC_35_CSI_DATA18 { 3218 pinmux = <0x401f80a0 4 0x0 0 0x401f8290>; 3219 }; 3220 /omit-if-no-ref/ iomuxc_gpio_emc_35_enet2_rx_data0: IOMUXC_GPIO_EMC_35_ENET2_RX_DATA0 { 3221 pinmux = <0x401f80a0 8 0x401f8714 0 0x401f8290>; 3222 }; 3223 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpio3_io21: IOMUXC_GPIO_EMC_35_GPIO3_IO21 { 3224 pinmux = <0x401f80a0 5 0x0 0 0x401f8290>; 3225 gpr = <0x400ac070 0x15 0x0>; 3226 }; 3227 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpio8_io21: IOMUXC_GPIO_EMC_35_GPIO8_IO21 { 3228 pinmux = <0x401f80a0 5 0x0 0 0x401f8290>; 3229 gpr = <0x400ac070 0x15 0x1>; 3230 }; 3231 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpt1_compare1: IOMUXC_GPIO_EMC_35_GPT1_COMPARE1 { 3232 pinmux = <0x401f80a0 2 0x0 0 0x401f8290>; 3233 }; 3234 /omit-if-no-ref/ iomuxc_gpio_emc_35_sai3_rx_bclk: IOMUXC_GPIO_EMC_35_SAI3_RX_BCLK { 3235 pinmux = <0x401f80a0 3 0x401f8774 0 0x401f8290>; 3236 }; 3237 /omit-if-no-ref/ iomuxc_gpio_emc_35_semc_data13: IOMUXC_GPIO_EMC_35_SEMC_DATA13 { 3238 pinmux = <0x401f80a0 0 0x0 0 0x401f8290>; 3239 }; 3240 /omit-if-no-ref/ iomuxc_gpio_emc_35_usdhc1_cd_b: IOMUXC_GPIO_EMC_35_USDHC1_CD_B { 3241 pinmux = <0x401f80a0 6 0x401f85d4 0 0x401f8290>; 3242 }; 3243 /omit-if-no-ref/ iomuxc_gpio_emc_35_xbar1_xbar_in18: IOMUXC_GPIO_EMC_35_XBAR1_XBAR_IN18 { 3244 pinmux = <0x401f80a0 1 0x401f8630 0 0x401f8290>; 3245 gpr = <0x400ac018 0x1e 0x0>; 3246 }; 3247 /omit-if-no-ref/ iomuxc_gpio_emc_35_xbar1_xbar_inout18: IOMUXC_GPIO_EMC_35_XBAR1_XBAR_INOUT18 { 3248 pinmux = <0x401f80a0 1 0x401f8630 0 0x401f8290>; 3249 gpr = <0x400ac018 0x1e 0x0>; 3250 }; 3251 /omit-if-no-ref/ iomuxc_gpio_emc_36_csi_data17: IOMUXC_GPIO_EMC_36_CSI_DATA17 { 3252 pinmux = <0x401f80a4 4 0x0 0 0x401f8294>; 3253 }; 3254 /omit-if-no-ref/ iomuxc_gpio_emc_36_enet2_rx_data1: IOMUXC_GPIO_EMC_36_ENET2_RX_DATA1 { 3255 pinmux = <0x401f80a4 8 0x401f8718 0 0x401f8294>; 3256 }; 3257 /omit-if-no-ref/ iomuxc_gpio_emc_36_flexcan3_tx: IOMUXC_GPIO_EMC_36_FLEXCAN3_TX { 3258 pinmux = <0x401f80a4 9 0x0 0 0x401f8294>; 3259 }; 3260 /omit-if-no-ref/ iomuxc_gpio_emc_36_gpio3_io22: IOMUXC_GPIO_EMC_36_GPIO3_IO22 { 3261 pinmux = <0x401f80a4 5 0x0 0 0x401f8294>; 3262 gpr = <0x400ac070 0x16 0x0>; 3263 }; 3264 /omit-if-no-ref/ iomuxc_gpio_emc_36_gpio8_io22: IOMUXC_GPIO_EMC_36_GPIO8_IO22 { 3265 pinmux = <0x401f80a4 5 0x0 0 0x401f8294>; 3266 gpr = <0x400ac070 0x16 0x1>; 3267 }; 3268 /omit-if-no-ref/ iomuxc_gpio_emc_36_gpt1_compare2: IOMUXC_GPIO_EMC_36_GPT1_COMPARE2 { 3269 pinmux = <0x401f80a4 2 0x0 0 0x401f8294>; 3270 }; 3271 /omit-if-no-ref/ iomuxc_gpio_emc_36_sai3_tx_data: IOMUXC_GPIO_EMC_36_SAI3_TX_DATA { 3272 pinmux = <0x401f80a4 3 0x0 0 0x401f8294>; 3273 }; 3274 /omit-if-no-ref/ iomuxc_gpio_emc_36_semc_data14: IOMUXC_GPIO_EMC_36_SEMC_DATA14 { 3275 pinmux = <0x401f80a4 0 0x0 0 0x401f8294>; 3276 }; 3277 /omit-if-no-ref/ iomuxc_gpio_emc_36_usdhc1_wp: IOMUXC_GPIO_EMC_36_USDHC1_WP { 3278 pinmux = <0x401f80a4 6 0x401f85d8 1 0x401f8294>; 3279 }; 3280 /omit-if-no-ref/ iomuxc_gpio_emc_36_xbar1_xbar_in22: IOMUXC_GPIO_EMC_36_XBAR1_XBAR_IN22 { 3281 pinmux = <0x401f80a4 1 0x401f8638 0 0x401f8294>; 3282 }; 3283 /omit-if-no-ref/ iomuxc_gpio_emc_37_csi_data16: IOMUXC_GPIO_EMC_37_CSI_DATA16 { 3284 pinmux = <0x401f80a8 4 0x0 0 0x401f8298>; 3285 }; 3286 /omit-if-no-ref/ iomuxc_gpio_emc_37_enet2_rx_en: IOMUXC_GPIO_EMC_37_ENET2_RX_EN { 3287 pinmux = <0x401f80a8 8 0x401f871c 0 0x401f8298>; 3288 }; 3289 /omit-if-no-ref/ iomuxc_gpio_emc_37_flexcan3_rx: IOMUXC_GPIO_EMC_37_FLEXCAN3_RX { 3290 pinmux = <0x401f80a8 9 0x401f878c 0 0x401f8298>; 3291 }; 3292 /omit-if-no-ref/ iomuxc_gpio_emc_37_gpio3_io23: IOMUXC_GPIO_EMC_37_GPIO3_IO23 { 3293 pinmux = <0x401f80a8 5 0x0 0 0x401f8298>; 3294 gpr = <0x400ac070 0x17 0x0>; 3295 }; 3296 /omit-if-no-ref/ iomuxc_gpio_emc_37_gpio8_io23: IOMUXC_GPIO_EMC_37_GPIO8_IO23 { 3297 pinmux = <0x401f80a8 5 0x0 0 0x401f8298>; 3298 gpr = <0x400ac070 0x17 0x1>; 3299 }; 3300 /omit-if-no-ref/ iomuxc_gpio_emc_37_gpt1_compare3: IOMUXC_GPIO_EMC_37_GPT1_COMPARE3 { 3301 pinmux = <0x401f80a8 2 0x0 0 0x401f8298>; 3302 }; 3303 /omit-if-no-ref/ iomuxc_gpio_emc_37_sai3_mclk: IOMUXC_GPIO_EMC_37_SAI3_MCLK { 3304 pinmux = <0x401f80a8 3 0x401f8770 0 0x401f8298>; 3305 }; 3306 /omit-if-no-ref/ iomuxc_gpio_emc_37_semc_data15: IOMUXC_GPIO_EMC_37_SEMC_DATA15 { 3307 pinmux = <0x401f80a8 0 0x0 0 0x401f8298>; 3308 }; 3309 /omit-if-no-ref/ iomuxc_gpio_emc_37_usdhc2_wp: IOMUXC_GPIO_EMC_37_USDHC2_WP { 3310 pinmux = <0x401f80a8 6 0x401f8608 0 0x401f8298>; 3311 }; 3312 /omit-if-no-ref/ iomuxc_gpio_emc_37_xbar1_xbar_in23: IOMUXC_GPIO_EMC_37_XBAR1_XBAR_IN23 { 3313 pinmux = <0x401f80a8 1 0x401f863c 0 0x401f8298>; 3314 }; 3315 /omit-if-no-ref/ iomuxc_gpio_emc_38_csi_field: IOMUXC_GPIO_EMC_38_CSI_FIELD { 3316 pinmux = <0x401f80ac 4 0x0 0 0x401f829c>; 3317 }; 3318 /omit-if-no-ref/ iomuxc_gpio_emc_38_enet2_mdc: IOMUXC_GPIO_EMC_38_ENET2_MDC { 3319 pinmux = <0x401f80ac 8 0x0 0 0x401f829c>; 3320 }; 3321 /omit-if-no-ref/ iomuxc_gpio_emc_38_flexpwm1_pwma3: IOMUXC_GPIO_EMC_38_FLEXPWM1_PWMA3 { 3322 pinmux = <0x401f80ac 1 0x401f8454 2 0x401f829c>; 3323 }; 3324 /omit-if-no-ref/ iomuxc_gpio_emc_38_gpio3_io24: IOMUXC_GPIO_EMC_38_GPIO3_IO24 { 3325 pinmux = <0x401f80ac 5 0x0 0 0x401f829c>; 3326 gpr = <0x400ac070 0x18 0x0>; 3327 }; 3328 /omit-if-no-ref/ iomuxc_gpio_emc_38_gpio8_io24: IOMUXC_GPIO_EMC_38_GPIO8_IO24 { 3329 pinmux = <0x401f80ac 5 0x0 0 0x401f829c>; 3330 gpr = <0x400ac070 0x18 0x1>; 3331 }; 3332 /omit-if-no-ref/ iomuxc_gpio_emc_38_lpuart8_tx: IOMUXC_GPIO_EMC_38_LPUART8_TX { 3333 pinmux = <0x401f80ac 2 0x401f8564 2 0x401f829c>; 3334 }; 3335 /omit-if-no-ref/ iomuxc_gpio_emc_38_sai3_tx_bclk: IOMUXC_GPIO_EMC_38_SAI3_TX_BCLK { 3336 pinmux = <0x401f80ac 3 0x401f8780 0 0x401f829c>; 3337 }; 3338 /omit-if-no-ref/ iomuxc_gpio_emc_38_semc_dm1: IOMUXC_GPIO_EMC_38_SEMC_DM1 { 3339 pinmux = <0x401f80ac 0 0x0 0 0x401f829c>; 3340 }; 3341 /omit-if-no-ref/ iomuxc_gpio_emc_38_usdhc2_vselect: IOMUXC_GPIO_EMC_38_USDHC2_VSELECT { 3342 pinmux = <0x401f80ac 6 0x0 0 0x401f829c>; 3343 }; 3344 /omit-if-no-ref/ iomuxc_gpio_emc_39_enet2_mdio: IOMUXC_GPIO_EMC_39_ENET2_MDIO { 3345 pinmux = <0x401f80b0 8 0x401f8710 0 0x401f82a0>; 3346 }; 3347 /omit-if-no-ref/ iomuxc_gpio_emc_39_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_39_FLEXPWM1_PWMB3 { 3348 pinmux = <0x401f80b0 1 0x401f8464 2 0x401f82a0>; 3349 }; 3350 /omit-if-no-ref/ iomuxc_gpio_emc_39_gpio3_io25: IOMUXC_GPIO_EMC_39_GPIO3_IO25 { 3351 pinmux = <0x401f80b0 5 0x0 0 0x401f82a0>; 3352 gpr = <0x400ac070 0x19 0x0>; 3353 }; 3354 /omit-if-no-ref/ iomuxc_gpio_emc_39_gpio8_io25: IOMUXC_GPIO_EMC_39_GPIO8_IO25 { 3355 pinmux = <0x401f80b0 5 0x0 0 0x401f82a0>; 3356 gpr = <0x400ac070 0x19 0x1>; 3357 }; 3358 /omit-if-no-ref/ iomuxc_gpio_emc_39_lpuart8_rx: IOMUXC_GPIO_EMC_39_LPUART8_RX { 3359 pinmux = <0x401f80b0 2 0x401f8560 2 0x401f82a0>; 3360 }; 3361 /omit-if-no-ref/ iomuxc_gpio_emc_39_sai3_tx_sync: IOMUXC_GPIO_EMC_39_SAI3_TX_SYNC { 3362 pinmux = <0x401f80b0 3 0x401f8784 0 0x401f82a0>; 3363 }; 3364 /omit-if-no-ref/ iomuxc_gpio_emc_39_semc_dqs: IOMUXC_GPIO_EMC_39_SEMC_DQS { 3365 pinmux = <0x401f80b0 0 0x0 0 0x401f82a0>; 3366 }; 3367 /omit-if-no-ref/ iomuxc_gpio_emc_39_semc_dqs4: IOMUXC_GPIO_EMC_39_SEMC_DQS4 { 3368 pinmux = <0x401f80b0 9 0x401f8788 1 0x401f82a0>; 3369 }; 3370 /omit-if-no-ref/ iomuxc_gpio_emc_39_usdhc2_cd_b: IOMUXC_GPIO_EMC_39_USDHC2_CD_B { 3371 pinmux = <0x401f80b0 6 0x401f85e0 1 0x401f82a0>; 3372 }; 3373 /omit-if-no-ref/ iomuxc_gpio_emc_39_wdog1_b: IOMUXC_GPIO_EMC_39_WDOG1_B { 3374 pinmux = <0x401f80b0 4 0x0 0 0x401f82a0>; 3375 }; 3376 /omit-if-no-ref/ iomuxc_gpio_emc_40_enet_mdc: IOMUXC_GPIO_EMC_40_ENET_MDC { 3377 pinmux = <0x401f80b4 4 0x0 0 0x401f82a4>; 3378 }; 3379 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpio3_io26: IOMUXC_GPIO_EMC_40_GPIO3_IO26 { 3380 pinmux = <0x401f80b4 5 0x0 0 0x401f82a4>; 3381 gpr = <0x400ac070 0x1a 0x0>; 3382 }; 3383 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpio8_io26: IOMUXC_GPIO_EMC_40_GPIO8_IO26 { 3384 pinmux = <0x401f80b4 5 0x0 0 0x401f82a4>; 3385 gpr = <0x400ac070 0x1a 0x1>; 3386 }; 3387 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpt2_capture2: IOMUXC_GPIO_EMC_40_GPT2_CAPTURE2 { 3388 pinmux = <0x401f80b4 1 0x401f8768 0 0x401f82a4>; 3389 }; 3390 /omit-if-no-ref/ iomuxc_gpio_emc_40_lpspi1_pcs2: IOMUXC_GPIO_EMC_40_LPSPI1_PCS2 { 3391 pinmux = <0x401f80b4 2 0x0 0 0x401f82a4>; 3392 }; 3393 /omit-if-no-ref/ iomuxc_gpio_emc_40_semc_clk5: IOMUXC_GPIO_EMC_40_SEMC_CLK5 { 3394 pinmux = <0x401f80b4 9 0x0 0 0x401f82a4>; 3395 }; 3396 /omit-if-no-ref/ iomuxc_gpio_emc_40_semc_rdy: IOMUXC_GPIO_EMC_40_SEMC_RDY { 3397 pinmux = <0x401f80b4 0 0x0 0 0x401f82a4>; 3398 }; 3399 /omit-if-no-ref/ iomuxc_gpio_emc_40_usb_otg2_oc: IOMUXC_GPIO_EMC_40_USB_OTG2_OC { 3400 pinmux = <0x401f80b4 3 0x401f85cc 1 0x401f82a4>; 3401 }; 3402 /omit-if-no-ref/ iomuxc_gpio_emc_40_usdhc2_reset_b: IOMUXC_GPIO_EMC_40_USDHC2_RESET_B { 3403 pinmux = <0x401f80b4 6 0x0 0 0x401f82a4>; 3404 }; 3405 /omit-if-no-ref/ iomuxc_gpio_emc_41_enet_mdio: IOMUXC_GPIO_EMC_41_ENET_MDIO { 3406 pinmux = <0x401f80b8 4 0x401f8430 1 0x401f82a8>; 3407 }; 3408 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpio3_io27: IOMUXC_GPIO_EMC_41_GPIO3_IO27 { 3409 pinmux = <0x401f80b8 5 0x0 0 0x401f82a8>; 3410 gpr = <0x400ac070 0x1b 0x0>; 3411 }; 3412 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpio8_io27: IOMUXC_GPIO_EMC_41_GPIO8_IO27 { 3413 pinmux = <0x401f80b8 5 0x0 0 0x401f82a8>; 3414 gpr = <0x400ac070 0x1b 0x1>; 3415 }; 3416 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpt2_capture1: IOMUXC_GPIO_EMC_41_GPT2_CAPTURE1 { 3417 pinmux = <0x401f80b8 1 0x401f8764 0 0x401f82a8>; 3418 }; 3419 /omit-if-no-ref/ iomuxc_gpio_emc_41_lpspi1_pcs3: IOMUXC_GPIO_EMC_41_LPSPI1_PCS3 { 3420 pinmux = <0x401f80b8 2 0x0 0 0x401f82a8>; 3421 }; 3422 /omit-if-no-ref/ iomuxc_gpio_emc_41_semc_csx0: IOMUXC_GPIO_EMC_41_SEMC_CSX0 { 3423 pinmux = <0x401f80b8 0 0x0 0 0x401f82a8>; 3424 }; 3425 /omit-if-no-ref/ iomuxc_gpio_emc_41_usb_otg2_pwr: IOMUXC_GPIO_EMC_41_USB_OTG2_PWR { 3426 pinmux = <0x401f80b8 3 0x0 0 0x401f82a8>; 3427 }; 3428 /omit-if-no-ref/ iomuxc_gpio_emc_41_usdhc1_vselect: IOMUXC_GPIO_EMC_41_USDHC1_VSELECT { 3429 pinmux = <0x401f80b8 6 0x0 0 0x401f82a8>; 3430 }; 3431 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_enet2_tx_en: IOMUXC_GPIO_SD_B0_00_ENET2_TX_EN { 3432 pinmux = <0x401f81bc 8 0x0 0 0x401f83ac>; 3433 }; 3434 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexpwm1_pwma0: IOMUXC_GPIO_SD_B0_00_FLEXPWM1_PWMA0 { 3435 pinmux = <0x401f81bc 1 0x401f8458 1 0x401f83ac>; 3436 }; 3437 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B0_00_FLEXSPI_A_SS1_B { 3438 pinmux = <0x401f81bc 6 0x0 0 0x401f83ac>; 3439 }; 3440 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_gpio3_io12: IOMUXC_GPIO_SD_B0_00_GPIO3_IO12 { 3441 pinmux = <0x401f81bc 5 0x0 0 0x401f83ac>; 3442 gpr = <0x400ac070 0xc 0x0>; 3443 }; 3444 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_gpio8_io12: IOMUXC_GPIO_SD_B0_00_GPIO8_IO12 { 3445 pinmux = <0x401f81bc 5 0x0 0 0x401f83ac>; 3446 gpr = <0x400ac070 0xc 0x1>; 3447 }; 3448 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpi2c3_scl: IOMUXC_GPIO_SD_B0_00_LPI2C3_SCL { 3449 pinmux = <0x401f81bc 2 0x401f84dc 1 0x401f83ac>; 3450 }; 3451 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpspi1_sck: IOMUXC_GPIO_SD_B0_00_LPSPI1_SCK { 3452 pinmux = <0x401f81bc 4 0x401f84f0 1 0x401f83ac>; 3453 }; 3454 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_semc_dqs4: IOMUXC_GPIO_SD_B0_00_SEMC_DQS4 { 3455 pinmux = <0x401f81bc 9 0x401f8788 0 0x401f83ac>; 3456 }; 3457 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_usdhc1_cmd: IOMUXC_GPIO_SD_B0_00_USDHC1_CMD { 3458 pinmux = <0x401f81bc 0 0x0 0 0x401f83ac>; 3459 }; 3460 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_in04: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_IN04 { 3461 pinmux = <0x401f81bc 3 0x401f8614 1 0x401f83ac>; 3462 gpr = <0x400ac018 0x10 0x0>; 3463 }; 3464 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_inout04: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_INOUT04 { 3465 pinmux = <0x401f81bc 3 0x401f8614 1 0x401f83ac>; 3466 gpr = <0x400ac018 0x10 0x0>; 3467 }; 3468 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_enet2_ref_clk2: IOMUXC_GPIO_SD_B0_01_ENET2_REF_CLK2 { 3469 pinmux = <0x401f81c0 9 0x401f870c 1 0x401f83b0>; 3470 }; 3471 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_enet2_tx_clk: IOMUXC_GPIO_SD_B0_01_ENET2_TX_CLK { 3472 pinmux = <0x401f81c0 8 0x401f8728 1 0x401f83b0>; 3473 }; 3474 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexpwm1_pwmb0: IOMUXC_GPIO_SD_B0_01_FLEXPWM1_PWMB0 { 3475 pinmux = <0x401f81c0 1 0x401f8468 1 0x401f83b0>; 3476 }; 3477 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexspi_b_ss1_b: IOMUXC_GPIO_SD_B0_01_FLEXSPI_B_SS1_B { 3478 pinmux = <0x401f81c0 6 0x0 0 0x401f83b0>; 3479 }; 3480 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_gpio3_io13: IOMUXC_GPIO_SD_B0_01_GPIO3_IO13 { 3481 pinmux = <0x401f81c0 5 0x0 0 0x401f83b0>; 3482 gpr = <0x400ac070 0xd 0x0>; 3483 }; 3484 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_gpio8_io13: IOMUXC_GPIO_SD_B0_01_GPIO8_IO13 { 3485 pinmux = <0x401f81c0 5 0x0 0 0x401f83b0>; 3486 gpr = <0x400ac070 0xd 0x1>; 3487 }; 3488 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpi2c3_sda: IOMUXC_GPIO_SD_B0_01_LPI2C3_SDA { 3489 pinmux = <0x401f81c0 2 0x401f84e0 1 0x401f83b0>; 3490 }; 3491 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpspi1_pcs0: IOMUXC_GPIO_SD_B0_01_LPSPI1_PCS0 { 3492 pinmux = <0x401f81c0 4 0x401f84ec 0 0x401f83b0>; 3493 }; 3494 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_usdhc1_clk: IOMUXC_GPIO_SD_B0_01_USDHC1_CLK { 3495 pinmux = <0x401f81c0 0 0x0 0 0x401f83b0>; 3496 }; 3497 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_in05: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_IN05 { 3498 pinmux = <0x401f81c0 3 0x401f8618 1 0x401f83b0>; 3499 gpr = <0x400ac018 0x11 0x0>; 3500 }; 3501 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_inout05: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_INOUT05 { 3502 pinmux = <0x401f81c0 3 0x401f8618 1 0x401f83b0>; 3503 gpr = <0x400ac018 0x11 0x0>; 3504 }; 3505 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_enet2_rx_er: IOMUXC_GPIO_SD_B0_02_ENET2_RX_ER { 3506 pinmux = <0x401f81c4 8 0x401f8720 1 0x401f83b4>; 3507 }; 3508 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_flexpwm1_pwma1: IOMUXC_GPIO_SD_B0_02_FLEXPWM1_PWMA1 { 3509 pinmux = <0x401f81c4 1 0x401f845c 1 0x401f83b4>; 3510 }; 3511 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_gpio3_io14: IOMUXC_GPIO_SD_B0_02_GPIO3_IO14 { 3512 pinmux = <0x401f81c4 5 0x0 0 0x401f83b4>; 3513 gpr = <0x400ac070 0xe 0x0>; 3514 }; 3515 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_gpio8_io14: IOMUXC_GPIO_SD_B0_02_GPIO8_IO14 { 3516 pinmux = <0x401f81c4 5 0x0 0 0x401f83b4>; 3517 gpr = <0x400ac070 0xe 0x1>; 3518 }; 3519 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpspi1_sdo: IOMUXC_GPIO_SD_B0_02_LPSPI1_SDO { 3520 pinmux = <0x401f81c4 4 0x401f84f8 1 0x401f83b4>; 3521 }; 3522 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpuart8_cts_b: IOMUXC_GPIO_SD_B0_02_LPUART8_CTS_B { 3523 pinmux = <0x401f81c4 2 0x0 0 0x401f83b4>; 3524 }; 3525 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_semc_clk5: IOMUXC_GPIO_SD_B0_02_SEMC_CLK5 { 3526 pinmux = <0x401f81c4 9 0x0 0 0x401f83b4>; 3527 }; 3528 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_usdhc1_data0: IOMUXC_GPIO_SD_B0_02_USDHC1_DATA0 { 3529 pinmux = <0x401f81c4 0 0x0 0 0x401f83b4>; 3530 }; 3531 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_in06: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_IN06 { 3532 pinmux = <0x401f81c4 3 0x401f861c 1 0x401f83b4>; 3533 gpr = <0x400ac018 0x12 0x0>; 3534 }; 3535 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_inout06: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_INOUT06 { 3536 pinmux = <0x401f81c4 3 0x401f861c 1 0x401f83b4>; 3537 gpr = <0x400ac018 0x12 0x0>; 3538 }; 3539 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_enet2_rx_data0: IOMUXC_GPIO_SD_B0_03_ENET2_RX_DATA0 { 3540 pinmux = <0x401f81c8 8 0x401f8714 1 0x401f83b8>; 3541 }; 3542 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_flexpwm1_pwmb1: IOMUXC_GPIO_SD_B0_03_FLEXPWM1_PWMB1 { 3543 pinmux = <0x401f81c8 1 0x401f846c 1 0x401f83b8>; 3544 }; 3545 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_gpio3_io15: IOMUXC_GPIO_SD_B0_03_GPIO3_IO15 { 3546 pinmux = <0x401f81c8 5 0x0 0 0x401f83b8>; 3547 gpr = <0x400ac070 0xf 0x0>; 3548 }; 3549 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_gpio8_io15: IOMUXC_GPIO_SD_B0_03_GPIO8_IO15 { 3550 pinmux = <0x401f81c8 5 0x0 0 0x401f83b8>; 3551 gpr = <0x400ac070 0xf 0x1>; 3552 }; 3553 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpspi1_sdi: IOMUXC_GPIO_SD_B0_03_LPSPI1_SDI { 3554 pinmux = <0x401f81c8 4 0x401f84f4 1 0x401f83b8>; 3555 }; 3556 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpuart8_rts_b: IOMUXC_GPIO_SD_B0_03_LPUART8_RTS_B { 3557 pinmux = <0x401f81c8 2 0x0 0 0x401f83b8>; 3558 }; 3559 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_semc_clk6: IOMUXC_GPIO_SD_B0_03_SEMC_CLK6 { 3560 pinmux = <0x401f81c8 9 0x0 0 0x401f83b8>; 3561 }; 3562 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_usdhc1_data1: IOMUXC_GPIO_SD_B0_03_USDHC1_DATA1 { 3563 pinmux = <0x401f81c8 0 0x0 0 0x401f83b8>; 3564 }; 3565 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_xbar1_xbar_in07: IOMUXC_GPIO_SD_B0_03_XBAR1_XBAR_IN07 { 3566 pinmux = <0x401f81c8 3 0x401f8620 1 0x401f83b8>; 3567 gpr = <0x400ac018 0x13 0x0>; 3568 }; 3569 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_xbar1_xbar_inout07: IOMUXC_GPIO_SD_B0_03_XBAR1_XBAR_INOUT07 { 3570 pinmux = <0x401f81c8 3 0x401f8620 1 0x401f83b8>; 3571 gpr = <0x400ac018 0x13 0x0>; 3572 }; 3573 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_ccm_clko1: IOMUXC_GPIO_SD_B0_04_CCM_CLKO1 { 3574 pinmux = <0x401f81cc 6 0x0 0 0x401f83bc>; 3575 }; 3576 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_enet2_rx_data1: IOMUXC_GPIO_SD_B0_04_ENET2_RX_DATA1 { 3577 pinmux = <0x401f81cc 8 0x401f8718 1 0x401f83bc>; 3578 }; 3579 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexpwm1_pwma2: IOMUXC_GPIO_SD_B0_04_FLEXPWM1_PWMA2 { 3580 pinmux = <0x401f81cc 1 0x401f8460 1 0x401f83bc>; 3581 }; 3582 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B0_04_FLEXSPI_B_SS0_B { 3583 pinmux = <0x401f81cc 4 0x0 0 0x401f83bc>; 3584 }; 3585 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_gpio3_io16: IOMUXC_GPIO_SD_B0_04_GPIO3_IO16 { 3586 pinmux = <0x401f81cc 5 0x0 0 0x401f83bc>; 3587 gpr = <0x400ac070 0x10 0x0>; 3588 }; 3589 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_gpio8_io16: IOMUXC_GPIO_SD_B0_04_GPIO8_IO16 { 3590 pinmux = <0x401f81cc 5 0x0 0 0x401f83bc>; 3591 gpr = <0x400ac070 0x10 0x1>; 3592 }; 3593 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_lpuart8_tx: IOMUXC_GPIO_SD_B0_04_LPUART8_TX { 3594 pinmux = <0x401f81cc 2 0x401f8564 0 0x401f83bc>; 3595 }; 3596 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_usdhc1_data2: IOMUXC_GPIO_SD_B0_04_USDHC1_DATA2 { 3597 pinmux = <0x401f81cc 0 0x0 0 0x401f83bc>; 3598 }; 3599 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_xbar1_xbar_in08: IOMUXC_GPIO_SD_B0_04_XBAR1_XBAR_IN08 { 3600 pinmux = <0x401f81cc 3 0x401f8624 1 0x401f83bc>; 3601 gpr = <0x400ac018 0x14 0x0>; 3602 }; 3603 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_xbar1_xbar_inout08: IOMUXC_GPIO_SD_B0_04_XBAR1_XBAR_INOUT08 { 3604 pinmux = <0x401f81cc 3 0x401f8624 1 0x401f83bc>; 3605 gpr = <0x400ac018 0x14 0x0>; 3606 }; 3607 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_ccm_clko2: IOMUXC_GPIO_SD_B0_05_CCM_CLKO2 { 3608 pinmux = <0x401f81d0 6 0x0 0 0x401f83c0>; 3609 }; 3610 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_enet2_rx_en: IOMUXC_GPIO_SD_B0_05_ENET2_RX_EN { 3611 pinmux = <0x401f81d0 8 0x401f871c 1 0x401f83c0>; 3612 }; 3613 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexpwm1_pwmb2: IOMUXC_GPIO_SD_B0_05_FLEXPWM1_PWMB2 { 3614 pinmux = <0x401f81d0 1 0x401f8470 1 0x401f83c0>; 3615 }; 3616 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexspi_b_dqs: IOMUXC_GPIO_SD_B0_05_FLEXSPI_B_DQS { 3617 pinmux = <0x401f81d0 4 0x0 0 0x401f83c0>; 3618 }; 3619 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_gpio3_io17: IOMUXC_GPIO_SD_B0_05_GPIO3_IO17 { 3620 pinmux = <0x401f81d0 5 0x0 0 0x401f83c0>; 3621 gpr = <0x400ac070 0x11 0x0>; 3622 }; 3623 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_gpio8_io17: IOMUXC_GPIO_SD_B0_05_GPIO8_IO17 { 3624 pinmux = <0x401f81d0 5 0x0 0 0x401f83c0>; 3625 gpr = <0x400ac070 0x11 0x1>; 3626 }; 3627 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_lpuart8_rx: IOMUXC_GPIO_SD_B0_05_LPUART8_RX { 3628 pinmux = <0x401f81d0 2 0x401f8560 0 0x401f83c0>; 3629 }; 3630 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_usdhc1_data3: IOMUXC_GPIO_SD_B0_05_USDHC1_DATA3 { 3631 pinmux = <0x401f81d0 0 0x0 0 0x401f83c0>; 3632 }; 3633 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_xbar1_xbar_in09: IOMUXC_GPIO_SD_B0_05_XBAR1_XBAR_IN09 { 3634 pinmux = <0x401f81d0 3 0x401f8628 1 0x401f83c0>; 3635 gpr = <0x400ac018 0x15 0x0>; 3636 }; 3637 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_xbar1_xbar_inout09: IOMUXC_GPIO_SD_B0_05_XBAR1_XBAR_INOUT09 { 3638 pinmux = <0x401f81d0 3 0x401f8628 1 0x401f83c0>; 3639 gpr = <0x400ac018 0x15 0x0>; 3640 }; 3641 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexpwm1_pwma3: IOMUXC_GPIO_SD_B1_00_FLEXPWM1_PWMA3 { 3642 pinmux = <0x401f81d4 2 0x401f8454 0 0x401f83c4>; 3643 }; 3644 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexspi_b_data3: IOMUXC_GPIO_SD_B1_00_FLEXSPI_B_DATA3 { 3645 pinmux = <0x401f81d4 1 0x401f84c4 0 0x401f83c4>; 3646 }; 3647 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio3_io00: IOMUXC_GPIO_SD_B1_00_GPIO3_IO00 { 3648 pinmux = <0x401f81d4 5 0x0 0 0x401f83c4>; 3649 gpr = <0x400ac070 0x0 0x0>; 3650 }; 3651 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio8_io00: IOMUXC_GPIO_SD_B1_00_GPIO8_IO00 { 3652 pinmux = <0x401f81d4 5 0x0 0 0x401f83c4>; 3653 gpr = <0x400ac070 0x0 0x1>; 3654 }; 3655 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_lpuart4_tx: IOMUXC_GPIO_SD_B1_00_LPUART4_TX { 3656 pinmux = <0x401f81d4 4 0x401f8544 0 0x401f83c4>; 3657 }; 3658 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_sai1_tx_data3: IOMUXC_GPIO_SD_B1_00_SAI1_TX_DATA3 { 3659 pinmux = <0x401f81d4 3 0x401f8598 0 0x401f83c4>; 3660 }; 3661 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_sai3_rx_data: IOMUXC_GPIO_SD_B1_00_SAI3_RX_DATA { 3662 pinmux = <0x401f81d4 8 0x401f8778 1 0x401f83c4>; 3663 }; 3664 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_usdhc2_data3: IOMUXC_GPIO_SD_B1_00_USDHC2_DATA3 { 3665 pinmux = <0x401f81d4 0 0x401f85f4 0 0x401f83c4>; 3666 }; 3667 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexpwm1_pwmb3: IOMUXC_GPIO_SD_B1_01_FLEXPWM1_PWMB3 { 3668 pinmux = <0x401f81d8 2 0x401f8464 0 0x401f83c8>; 3669 }; 3670 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexspi_b_data2: IOMUXC_GPIO_SD_B1_01_FLEXSPI_B_DATA2 { 3671 pinmux = <0x401f81d8 1 0x401f84c0 0 0x401f83c8>; 3672 }; 3673 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio3_io01: IOMUXC_GPIO_SD_B1_01_GPIO3_IO01 { 3674 pinmux = <0x401f81d8 5 0x0 0 0x401f83c8>; 3675 gpr = <0x400ac070 0x1 0x0>; 3676 }; 3677 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio8_io01: IOMUXC_GPIO_SD_B1_01_GPIO8_IO01 { 3678 pinmux = <0x401f81d8 5 0x0 0 0x401f83c8>; 3679 gpr = <0x400ac070 0x1 0x1>; 3680 }; 3681 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_lpuart4_rx: IOMUXC_GPIO_SD_B1_01_LPUART4_RX { 3682 pinmux = <0x401f81d8 4 0x401f8540 0 0x401f83c8>; 3683 }; 3684 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_sai1_tx_data2: IOMUXC_GPIO_SD_B1_01_SAI1_TX_DATA2 { 3685 pinmux = <0x401f81d8 3 0x401f859c 0 0x401f83c8>; 3686 }; 3687 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_sai3_tx_data: IOMUXC_GPIO_SD_B1_01_SAI3_TX_DATA { 3688 pinmux = <0x401f81d8 8 0x0 0 0x401f83c8>; 3689 }; 3690 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_usdhc2_data2: IOMUXC_GPIO_SD_B1_01_USDHC2_DATA2 { 3691 pinmux = <0x401f81d8 0 0x401f85f0 0 0x401f83c8>; 3692 }; 3693 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_ccm_wait: IOMUXC_GPIO_SD_B1_02_CCM_WAIT { 3694 pinmux = <0x401f81dc 6 0x0 0 0x401f83cc>; 3695 }; 3696 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexcan1_tx: IOMUXC_GPIO_SD_B1_02_FLEXCAN1_TX { 3697 pinmux = <0x401f81dc 4 0x0 0 0x401f83cc>; 3698 }; 3699 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexpwm2_pwma3: IOMUXC_GPIO_SD_B1_02_FLEXPWM2_PWMA3 { 3700 pinmux = <0x401f81dc 2 0x401f8474 0 0x401f83cc>; 3701 }; 3702 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexspi_b_data1: IOMUXC_GPIO_SD_B1_02_FLEXSPI_B_DATA1 { 3703 pinmux = <0x401f81dc 1 0x401f84bc 0 0x401f83cc>; 3704 }; 3705 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio3_io02: IOMUXC_GPIO_SD_B1_02_GPIO3_IO02 { 3706 pinmux = <0x401f81dc 5 0x0 0 0x401f83cc>; 3707 gpr = <0x400ac070 0x2 0x0>; 3708 }; 3709 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio8_io02: IOMUXC_GPIO_SD_B1_02_GPIO8_IO02 { 3710 pinmux = <0x401f81dc 5 0x0 0 0x401f83cc>; 3711 gpr = <0x400ac070 0x2 0x1>; 3712 }; 3713 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_sai1_tx_data1: IOMUXC_GPIO_SD_B1_02_SAI1_TX_DATA1 { 3714 pinmux = <0x401f81dc 3 0x401f85a0 0 0x401f83cc>; 3715 }; 3716 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_sai3_tx_sync: IOMUXC_GPIO_SD_B1_02_SAI3_TX_SYNC { 3717 pinmux = <0x401f81dc 8 0x401f8784 1 0x401f83cc>; 3718 }; 3719 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_usdhc2_data1: IOMUXC_GPIO_SD_B1_02_USDHC2_DATA1 { 3720 pinmux = <0x401f81dc 0 0x401f85ec 0 0x401f83cc>; 3721 }; 3722 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_ccm_pmic_rdy: IOMUXC_GPIO_SD_B1_03_CCM_PMIC_RDY { 3723 pinmux = <0x401f81e0 6 0x401f83fc 0 0x401f83d0>; 3724 }; 3725 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexcan1_rx: IOMUXC_GPIO_SD_B1_03_FLEXCAN1_RX { 3726 pinmux = <0x401f81e0 4 0x401f844c 0 0x401f83d0>; 3727 }; 3728 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexpwm2_pwmb3: IOMUXC_GPIO_SD_B1_03_FLEXPWM2_PWMB3 { 3729 pinmux = <0x401f81e0 2 0x401f8484 0 0x401f83d0>; 3730 }; 3731 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexspi_b_data0: IOMUXC_GPIO_SD_B1_03_FLEXSPI_B_DATA0 { 3732 pinmux = <0x401f81e0 1 0x401f84b8 0 0x401f83d0>; 3733 }; 3734 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio3_io03: IOMUXC_GPIO_SD_B1_03_GPIO3_IO03 { 3735 pinmux = <0x401f81e0 5 0x0 0 0x401f83d0>; 3736 gpr = <0x400ac070 0x3 0x0>; 3737 }; 3738 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio8_io03: IOMUXC_GPIO_SD_B1_03_GPIO8_IO03 { 3739 pinmux = <0x401f81e0 5 0x0 0 0x401f83d0>; 3740 gpr = <0x400ac070 0x3 0x1>; 3741 }; 3742 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_sai1_mclk: IOMUXC_GPIO_SD_B1_03_SAI1_MCLK { 3743 pinmux = <0x401f81e0 3 0x401f858c 0 0x401f83d0>; 3744 }; 3745 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_sai3_tx_bclk: IOMUXC_GPIO_SD_B1_03_SAI3_TX_BCLK { 3746 pinmux = <0x401f81e0 8 0x401f8780 1 0x401f83d0>; 3747 }; 3748 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_usdhc2_data0: IOMUXC_GPIO_SD_B1_03_USDHC2_DATA0 { 3749 pinmux = <0x401f81e0 0 0x401f85e8 0 0x401f83d0>; 3750 }; 3751 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_ccm_stop: IOMUXC_GPIO_SD_B1_04_CCM_STOP { 3752 pinmux = <0x401f81e4 6 0x0 0 0x401f83d4>; 3753 }; 3754 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B1_04_FLEXSPI_A_SS1_B { 3755 pinmux = <0x401f81e4 4 0x0 0 0x401f83d4>; 3756 }; 3757 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_b_sclk: IOMUXC_GPIO_SD_B1_04_FLEXSPI_B_SCLK { 3758 pinmux = <0x401f81e4 1 0x0 0 0x401f83d4>; 3759 }; 3760 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio3_io04: IOMUXC_GPIO_SD_B1_04_GPIO3_IO04 { 3761 pinmux = <0x401f81e4 5 0x0 0 0x401f83d4>; 3762 gpr = <0x400ac070 0x4 0x0>; 3763 }; 3764 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio8_io04: IOMUXC_GPIO_SD_B1_04_GPIO8_IO04 { 3765 pinmux = <0x401f81e4 5 0x0 0 0x401f83d4>; 3766 gpr = <0x400ac070 0x4 0x1>; 3767 }; 3768 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_lpi2c1_scl: IOMUXC_GPIO_SD_B1_04_LPI2C1_SCL { 3769 pinmux = <0x401f81e4 2 0x401f84cc 0 0x401f83d4>; 3770 }; 3771 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_sai1_rx_sync: IOMUXC_GPIO_SD_B1_04_SAI1_RX_SYNC { 3772 pinmux = <0x401f81e4 3 0x401f85a4 0 0x401f83d4>; 3773 }; 3774 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_sai3_mclk: IOMUXC_GPIO_SD_B1_04_SAI3_MCLK { 3775 pinmux = <0x401f81e4 8 0x401f8770 1 0x401f83d4>; 3776 }; 3777 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_usdhc2_clk: IOMUXC_GPIO_SD_B1_04_USDHC2_CLK { 3778 pinmux = <0x401f81e4 0 0x401f85dc 0 0x401f83d4>; 3779 }; 3780 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_a_dqs: IOMUXC_GPIO_SD_B1_05_FLEXSPI_A_DQS { 3781 pinmux = <0x401f81e8 1 0x401f84a4 0 0x401f83d8>; 3782 }; 3783 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B1_05_FLEXSPI_B_SS0_B { 3784 pinmux = <0x401f81e8 4 0x0 0 0x401f83d8>; 3785 }; 3786 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio3_io05: IOMUXC_GPIO_SD_B1_05_GPIO3_IO05 { 3787 pinmux = <0x401f81e8 5 0x0 0 0x401f83d8>; 3788 gpr = <0x400ac070 0x5 0x0>; 3789 }; 3790 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio8_io05: IOMUXC_GPIO_SD_B1_05_GPIO8_IO05 { 3791 pinmux = <0x401f81e8 5 0x0 0 0x401f83d8>; 3792 gpr = <0x400ac070 0x5 0x1>; 3793 }; 3794 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_lpi2c1_sda: IOMUXC_GPIO_SD_B1_05_LPI2C1_SDA { 3795 pinmux = <0x401f81e8 2 0x401f84d0 0 0x401f83d8>; 3796 }; 3797 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sai1_rx_bclk: IOMUXC_GPIO_SD_B1_05_SAI1_RX_BCLK { 3798 pinmux = <0x401f81e8 3 0x401f8590 0 0x401f83d8>; 3799 }; 3800 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sai3_rx_sync: IOMUXC_GPIO_SD_B1_05_SAI3_RX_SYNC { 3801 pinmux = <0x401f81e8 8 0x401f877c 1 0x401f83d8>; 3802 }; 3803 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_usdhc2_cmd: IOMUXC_GPIO_SD_B1_05_USDHC2_CMD { 3804 pinmux = <0x401f81e8 0 0x401f85e4 0 0x401f83d8>; 3805 }; 3806 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_flexspi_a_ss0_b: IOMUXC_GPIO_SD_B1_06_FLEXSPI_A_SS0_B { 3807 pinmux = <0x401f81ec 1 0x0 0 0x401f83dc>; 3808 }; 3809 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_gpio3_io06: IOMUXC_GPIO_SD_B1_06_GPIO3_IO06 { 3810 pinmux = <0x401f81ec 5 0x0 0 0x401f83dc>; 3811 gpr = <0x400ac070 0x6 0x0>; 3812 }; 3813 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_gpio8_io06: IOMUXC_GPIO_SD_B1_06_GPIO8_IO06 { 3814 pinmux = <0x401f81ec 5 0x0 0 0x401f83dc>; 3815 gpr = <0x400ac070 0x6 0x1>; 3816 }; 3817 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpspi2_pcs0: IOMUXC_GPIO_SD_B1_06_LPSPI2_PCS0 { 3818 pinmux = <0x401f81ec 4 0x401f84fc 0 0x401f83dc>; 3819 }; 3820 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpuart7_cts_b: IOMUXC_GPIO_SD_B1_06_LPUART7_CTS_B { 3821 pinmux = <0x401f81ec 2 0x0 0 0x401f83dc>; 3822 }; 3823 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_sai1_rx_data0: IOMUXC_GPIO_SD_B1_06_SAI1_RX_DATA0 { 3824 pinmux = <0x401f81ec 3 0x401f8594 0 0x401f83dc>; 3825 }; 3826 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_sai3_rx_bclk: IOMUXC_GPIO_SD_B1_06_SAI3_RX_BCLK { 3827 pinmux = <0x401f81ec 8 0x401f8774 1 0x401f83dc>; 3828 }; 3829 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_usdhc2_reset_b: IOMUXC_GPIO_SD_B1_06_USDHC2_RESET_B { 3830 pinmux = <0x401f81ec 0 0x0 0 0x401f83dc>; 3831 }; 3832 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_flexspi_a_sclk: IOMUXC_GPIO_SD_B1_07_FLEXSPI_A_SCLK { 3833 pinmux = <0x401f81f0 1 0x401f84c8 0 0x401f83e0>; 3834 }; 3835 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_gpio3_io07: IOMUXC_GPIO_SD_B1_07_GPIO3_IO07 { 3836 pinmux = <0x401f81f0 5 0x0 0 0x401f83e0>; 3837 gpr = <0x400ac070 0x7 0x0>; 3838 }; 3839 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_gpio8_io07: IOMUXC_GPIO_SD_B1_07_GPIO8_IO07 { 3840 pinmux = <0x401f81f0 5 0x0 0 0x401f83e0>; 3841 gpr = <0x400ac070 0x7 0x1>; 3842 }; 3843 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpspi2_sck: IOMUXC_GPIO_SD_B1_07_LPSPI2_SCK { 3844 pinmux = <0x401f81f0 4 0x401f8500 0 0x401f83e0>; 3845 }; 3846 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpuart7_rts_b: IOMUXC_GPIO_SD_B1_07_LPUART7_RTS_B { 3847 pinmux = <0x401f81f0 2 0x0 0 0x401f83e0>; 3848 }; 3849 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_sai1_tx_data0: IOMUXC_GPIO_SD_B1_07_SAI1_TX_DATA0 { 3850 pinmux = <0x401f81f0 3 0x0 0 0x401f83e0>; 3851 }; 3852 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_semc_csx1: IOMUXC_GPIO_SD_B1_07_SEMC_CSX1 { 3853 pinmux = <0x401f81f0 0 0x0 0 0x401f83e0>; 3854 }; 3855 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_flexspi_a_data0: IOMUXC_GPIO_SD_B1_08_FLEXSPI_A_DATA0 { 3856 pinmux = <0x401f81f4 1 0x401f84a8 0 0x401f83e4>; 3857 }; 3858 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_gpio3_io08: IOMUXC_GPIO_SD_B1_08_GPIO3_IO08 { 3859 pinmux = <0x401f81f4 5 0x0 0 0x401f83e4>; 3860 gpr = <0x400ac070 0x8 0x0>; 3861 }; 3862 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_gpio8_io08: IOMUXC_GPIO_SD_B1_08_GPIO8_IO08 { 3863 pinmux = <0x401f81f4 5 0x0 0 0x401f83e4>; 3864 gpr = <0x400ac070 0x8 0x1>; 3865 }; 3866 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpspi2_sdo: IOMUXC_GPIO_SD_B1_08_LPSPI2_SDO { 3867 pinmux = <0x401f81f4 4 0x401f8508 0 0x401f83e4>; 3868 }; 3869 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpuart7_tx: IOMUXC_GPIO_SD_B1_08_LPUART7_TX { 3870 pinmux = <0x401f81f4 2 0x401f855c 0 0x401f83e4>; 3871 }; 3872 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_sai1_tx_bclk: IOMUXC_GPIO_SD_B1_08_SAI1_TX_BCLK { 3873 pinmux = <0x401f81f4 3 0x401f85a8 0 0x401f83e4>; 3874 }; 3875 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_semc_csx2: IOMUXC_GPIO_SD_B1_08_SEMC_CSX2 { 3876 pinmux = <0x401f81f4 6 0x0 0 0x401f83e4>; 3877 }; 3878 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_usdhc2_data4: IOMUXC_GPIO_SD_B1_08_USDHC2_DATA4 { 3879 pinmux = <0x401f81f4 0 0x401f85f8 0 0x401f83e4>; 3880 }; 3881 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_flexspi_a_data1: IOMUXC_GPIO_SD_B1_09_FLEXSPI_A_DATA1 { 3882 pinmux = <0x401f81f8 1 0x401f84ac 0 0x401f83e8>; 3883 }; 3884 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_gpio3_io09: IOMUXC_GPIO_SD_B1_09_GPIO3_IO09 { 3885 pinmux = <0x401f81f8 5 0x0 0 0x401f83e8>; 3886 gpr = <0x400ac070 0x9 0x0>; 3887 }; 3888 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_gpio8_io09: IOMUXC_GPIO_SD_B1_09_GPIO8_IO09 { 3889 pinmux = <0x401f81f8 5 0x0 0 0x401f83e8>; 3890 gpr = <0x400ac070 0x9 0x1>; 3891 }; 3892 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpspi2_sdi: IOMUXC_GPIO_SD_B1_09_LPSPI2_SDI { 3893 pinmux = <0x401f81f8 4 0x401f8504 0 0x401f83e8>; 3894 }; 3895 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpuart7_rx: IOMUXC_GPIO_SD_B1_09_LPUART7_RX { 3896 pinmux = <0x401f81f8 2 0x401f8558 0 0x401f83e8>; 3897 }; 3898 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_sai1_tx_sync: IOMUXC_GPIO_SD_B1_09_SAI1_TX_SYNC { 3899 pinmux = <0x401f81f8 3 0x401f85ac 0 0x401f83e8>; 3900 }; 3901 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_usdhc2_data5: IOMUXC_GPIO_SD_B1_09_USDHC2_DATA5 { 3902 pinmux = <0x401f81f8 0 0x401f85fc 0 0x401f83e8>; 3903 }; 3904 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_flexspi_a_data2: IOMUXC_GPIO_SD_B1_10_FLEXSPI_A_DATA2 { 3905 pinmux = <0x401f81fc 1 0x401f84b0 0 0x401f83ec>; 3906 }; 3907 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_gpio3_io10: IOMUXC_GPIO_SD_B1_10_GPIO3_IO10 { 3908 pinmux = <0x401f81fc 5 0x0 0 0x401f83ec>; 3909 gpr = <0x400ac070 0xa 0x0>; 3910 }; 3911 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_gpio8_io10: IOMUXC_GPIO_SD_B1_10_GPIO8_IO10 { 3912 pinmux = <0x401f81fc 5 0x0 0 0x401f83ec>; 3913 gpr = <0x400ac070 0xa 0x1>; 3914 }; 3915 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpi2c2_sda: IOMUXC_GPIO_SD_B1_10_LPI2C2_SDA { 3916 pinmux = <0x401f81fc 3 0x401f84d8 0 0x401f83ec>; 3917 }; 3918 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpspi2_pcs2: IOMUXC_GPIO_SD_B1_10_LPSPI2_PCS2 { 3919 pinmux = <0x401f81fc 4 0x0 0 0x401f83ec>; 3920 }; 3921 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpuart2_rx: IOMUXC_GPIO_SD_B1_10_LPUART2_RX { 3922 pinmux = <0x401f81fc 2 0x401f852c 0 0x401f83ec>; 3923 }; 3924 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_usdhc2_data6: IOMUXC_GPIO_SD_B1_10_USDHC2_DATA6 { 3925 pinmux = <0x401f81fc 0 0x401f8600 0 0x401f83ec>; 3926 }; 3927 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_flexspi_a_data3: IOMUXC_GPIO_SD_B1_11_FLEXSPI_A_DATA3 { 3928 pinmux = <0x401f8200 1 0x401f84b4 0 0x401f83f0>; 3929 }; 3930 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_gpio3_io11: IOMUXC_GPIO_SD_B1_11_GPIO3_IO11 { 3931 pinmux = <0x401f8200 5 0x0 0 0x401f83f0>; 3932 gpr = <0x400ac070 0xb 0x0>; 3933 }; 3934 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_gpio8_io11: IOMUXC_GPIO_SD_B1_11_GPIO8_IO11 { 3935 pinmux = <0x401f8200 5 0x0 0 0x401f83f0>; 3936 gpr = <0x400ac070 0xb 0x1>; 3937 }; 3938 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpi2c2_scl: IOMUXC_GPIO_SD_B1_11_LPI2C2_SCL { 3939 pinmux = <0x401f8200 3 0x401f84d4 0 0x401f83f0>; 3940 }; 3941 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpspi2_pcs3: IOMUXC_GPIO_SD_B1_11_LPSPI2_PCS3 { 3942 pinmux = <0x401f8200 4 0x0 0 0x401f83f0>; 3943 }; 3944 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpuart2_tx: IOMUXC_GPIO_SD_B1_11_LPUART2_TX { 3945 pinmux = <0x401f8200 2 0x401f8530 0 0x401f83f0>; 3946 }; 3947 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_usdhc2_data7: IOMUXC_GPIO_SD_B1_11_USDHC2_DATA7 { 3948 pinmux = <0x401f8200 0 0x401f8604 0 0x401f83f0>; 3949 }; 3950 /omit-if-no-ref/ iomuxc_snvs_onoff_src_reset_b: IOMUXC_SNVS_ONOFF_SRC_RESET_B { 3951 pinmux = <0x0 0 0x0 0 0x400a8014>; 3952 }; 3953 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_gpio5_io01: IOMUXC_SNVS_PMIC_ON_REQ_GPIO5_IO01 { 3954 pinmux = <0x400a8004 5 0x0 0 0x400a801c>; 3955 }; 3956 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_snvs_pmic_on_req: IOMUXC_SNVS_PMIC_ON_REQ_SNVS_PMIC_ON_REQ { 3957 pinmux = <0x400a8004 0 0x0 0 0x400a801c>; 3958 }; 3959 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_ccm_pmic_vstby_req: IOMUXC_SNVS_PMIC_STBY_REQ_CCM_PMIC_VSTBY_REQ { 3960 pinmux = <0x400a8008 0 0x0 0 0x400a8020>; 3961 }; 3962 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_gpio5_io02: IOMUXC_SNVS_PMIC_STBY_REQ_GPIO5_IO02 { 3963 pinmux = <0x400a8008 5 0x0 0 0x400a8020>; 3964 }; 3965 /omit-if-no-ref/ iomuxc_snvs_por_b_src_por_b: IOMUXC_SNVS_POR_B_SRC_POR_B { 3966 pinmux = <0x0 0 0x0 0 0x400a8010>; 3967 }; 3968 /omit-if-no-ref/ iomuxc_snvs_test_mode_test_mode: IOMUXC_SNVS_TEST_MODE_TEST_MODE { 3969 pinmux = <0x0 0 0x0 0 0x400a800c>; 3970 }; 3971 /omit-if-no-ref/ iomuxc_snvs_wakeup_arm_nmi: IOMUXC_SNVS_WAKEUP_ARM_NMI { 3972 pinmux = <0x400a8000 7 0x401f8568 1 0x400a8018>; 3973 }; 3974 /omit-if-no-ref/ iomuxc_snvs_wakeup_gpio5_io00: IOMUXC_SNVS_WAKEUP_GPIO5_IO00 { 3975 pinmux = <0x400a8000 5 0x0 0 0x400a8018>; 3976 }; 3977}; 3978
