1/*
2 * Copyright (c) 2022, NXP
3 * SPDX-License-Identifier: Apache-2.0
4 *
5 * Note: File generated by rt_cfg_utils.py
6 * from configuration data for MIMXRT1052DVJ6B
7 */
8
9/*
10 * SOC level pinctrl defintions
11 * These definitions define SOC level defaults for each pin,
12 * and select the pinmux for the pin. Pinmux entries are a tuple of:
13 * <mux_register mux_mode input_register input_daisy config_register>
14 * the mux_register and input_daisy reside in the IOMUXC peripheral, and
15 * the pinctrl driver will write the mux_mode and input_daisy values into
16 * each register, respectively. The config_register is used to configure
17 * the pin based on the devicetree properties set
18 */
19
20&iomuxc {
21	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_acmp1_in4: IOMUXC_GPIO_AD_B0_00_ACMP1_IN4 {
22		pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>;
23	};
24	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_00_FLEXPWM2_PWMA3 {
25		pinmux = <0x401f80bc 0 0x401f8474 2 0x401f82ac>;
26	};
27	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpio1_io00: IOMUXC_GPIO_AD_B0_00_GPIO1_IO00 {
28		pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>;
29	};
30	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_lpi2c1_scls: IOMUXC_GPIO_AD_B0_00_LPI2C1_SCLS {
31		pinmux = <0x401f80bc 4 0x0 0 0x401f82ac>;
32	};
33	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_lpspi3_sck: IOMUXC_GPIO_AD_B0_00_LPSPI3_SCK {
34		pinmux = <0x401f80bc 7 0x401f8510 0 0x401f82ac>;
35	};
36	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_ref_32k_out: IOMUXC_GPIO_AD_B0_00_REF_32K_OUT {
37		pinmux = <0x401f80bc 2 0x0 0 0x401f82ac>;
38	};
39	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_usb_otg2_id: IOMUXC_GPIO_AD_B0_00_USB_OTG2_ID {
40		pinmux = <0x401f80bc 3 0x401f83f8 0 0x401f82ac>;
41	};
42	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_usdhc1_reset_b: IOMUXC_GPIO_AD_B0_00_USDHC1_RESET_B {
43		pinmux = <0x401f80bc 6 0x0 0 0x401f82ac>;
44	};
45	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_xbar1_xbar_in14: IOMUXC_GPIO_AD_B0_00_XBAR1_XBAR_IN14 {
46		pinmux = <0x401f80bc 1 0x401f8644 0 0x401f82ac>;
47		gpr = <0x400ac018 0x1a 0x0>;
48	};
49	/omit-if-no-ref/ iomuxc_gpio_ad_b0_00_xbar1_xbar_inout14: IOMUXC_GPIO_AD_B0_00_XBAR1_XBAR_INOUT14 {
50		pinmux = <0x401f80bc 1 0x401f8644 0 0x401f82ac>;
51		gpr = <0x400ac018 0x1a 0x0>;
52	};
53	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_acmp2_in4: IOMUXC_GPIO_AD_B0_01_ACMP2_IN4 {
54		pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>;
55	};
56	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_ewm_out_b: IOMUXC_GPIO_AD_B0_01_EWM_OUT_B {
57		pinmux = <0x401f80c0 6 0x0 0 0x401f82b0>;
58	};
59	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_flexpwm2_pwmb3: IOMUXC_GPIO_AD_B0_01_FLEXPWM2_PWMB3 {
60		pinmux = <0x401f80c0 0 0x401f8484 2 0x401f82b0>;
61	};
62	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpio1_io01: IOMUXC_GPIO_AD_B0_01_GPIO1_IO01 {
63		pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>;
64	};
65	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_lpi2c1_sdas: IOMUXC_GPIO_AD_B0_01_LPI2C1_SDAS {
66		pinmux = <0x401f80c0 4 0x0 0 0x401f82b0>;
67	};
68	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_lpspi3_sdo: IOMUXC_GPIO_AD_B0_01_LPSPI3_SDO {
69		pinmux = <0x401f80c0 7 0x401f8518 0 0x401f82b0>;
70	};
71	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_ref_24m_out: IOMUXC_GPIO_AD_B0_01_REF_24M_OUT {
72		pinmux = <0x401f80c0 2 0x0 0 0x401f82b0>;
73	};
74	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_usb_otg1_id: IOMUXC_GPIO_AD_B0_01_USB_OTG1_ID {
75		pinmux = <0x401f80c0 3 0x401f83f4 0 0x401f82b0>;
76	};
77	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_xbar1_xbar_in15: IOMUXC_GPIO_AD_B0_01_XBAR1_XBAR_IN15 {
78		pinmux = <0x401f80c0 1 0x401f8648 0 0x401f82b0>;
79		gpr = <0x400ac018 0x1b 0x0>;
80	};
81	/omit-if-no-ref/ iomuxc_gpio_ad_b0_01_xbar1_xbar_inout15: IOMUXC_GPIO_AD_B0_01_XBAR1_XBAR_INOUT15 {
82		pinmux = <0x401f80c0 1 0x401f8648 0 0x401f82b0>;
83		gpr = <0x400ac018 0x1b 0x0>;
84	};
85	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_acmp3_in4: IOMUXC_GPIO_AD_B0_02_ACMP3_IN4 {
86		pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>;
87	};
88	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_flexcan2_tx: IOMUXC_GPIO_AD_B0_02_FLEXCAN2_TX {
89		pinmux = <0x401f80c4 0 0x0 0 0x401f82b4>;
90	};
91	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_flexpwm1_pwmx0: IOMUXC_GPIO_AD_B0_02_FLEXPWM1_PWMX0 {
92		pinmux = <0x401f80c4 4 0x0 0 0x401f82b4>;
93	};
94	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpio1_io02: IOMUXC_GPIO_AD_B0_02_GPIO1_IO02 {
95		pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>;
96	};
97	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpi2c1_hreq: IOMUXC_GPIO_AD_B0_02_LPI2C1_HREQ {
98		pinmux = <0x401f80c4 6 0x0 0 0x401f82b4>;
99	};
100	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpspi3_sdi: IOMUXC_GPIO_AD_B0_02_LPSPI3_SDI {
101		pinmux = <0x401f80c4 7 0x401f8514 0 0x401f82b4>;
102	};
103	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpuart6_tx: IOMUXC_GPIO_AD_B0_02_LPUART6_TX {
104		pinmux = <0x401f80c4 2 0x401f8554 1 0x401f82b4>;
105	};
106	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_usb_otg1_pwr: IOMUXC_GPIO_AD_B0_02_USB_OTG1_PWR {
107		pinmux = <0x401f80c4 3 0x0 0 0x401f82b4>;
108	};
109	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_xbar1_xbar_in16: IOMUXC_GPIO_AD_B0_02_XBAR1_XBAR_IN16 {
110		pinmux = <0x401f80c4 1 0x401f864c 0 0x401f82b4>;
111		gpr = <0x400ac018 0x1c 0x0>;
112	};
113	/omit-if-no-ref/ iomuxc_gpio_ad_b0_02_xbar1_xbar_inout16: IOMUXC_GPIO_AD_B0_02_XBAR1_XBAR_INOUT16 {
114		pinmux = <0x401f80c4 1 0x401f864c 0 0x401f82b4>;
115		gpr = <0x400ac018 0x1c 0x0>;
116	};
117	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_acmp4_in4: IOMUXC_GPIO_AD_B0_03_ACMP4_IN4 {
118		pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>;
119	};
120	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_flexcan2_rx: IOMUXC_GPIO_AD_B0_03_FLEXCAN2_RX {
121		pinmux = <0x401f80c8 0 0x401f8450 1 0x401f82b8>;
122	};
123	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_flexpwm1_pwmx1: IOMUXC_GPIO_AD_B0_03_FLEXPWM1_PWMX1 {
124		pinmux = <0x401f80c8 4 0x0 0 0x401f82b8>;
125	};
126	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_gpio1_io03: IOMUXC_GPIO_AD_B0_03_GPIO1_IO03 {
127		pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>;
128	};
129	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_lpspi3_pcs0: IOMUXC_GPIO_AD_B0_03_LPSPI3_PCS0 {
130		pinmux = <0x401f80c8 7 0x401f850c 0 0x401f82b8>;
131	};
132	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_lpuart6_rx: IOMUXC_GPIO_AD_B0_03_LPUART6_RX {
133		pinmux = <0x401f80c8 2 0x401f8550 1 0x401f82b8>;
134	};
135	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_ref_24m_out: IOMUXC_GPIO_AD_B0_03_REF_24M_OUT {
136		pinmux = <0x401f80c8 6 0x0 0 0x401f82b8>;
137	};
138	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usb_otg1_oc: IOMUXC_GPIO_AD_B0_03_USB_OTG1_OC {
139		pinmux = <0x401f80c8 3 0x401f85d0 0 0x401f82b8>;
140	};
141	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_xbar1_xbar_in17: IOMUXC_GPIO_AD_B0_03_XBAR1_XBAR_IN17 {
142		pinmux = <0x401f80c8 1 0x401f862c 1 0x401f82b8>;
143		gpr = <0x400ac018 0x1d 0x0>;
144	};
145	/omit-if-no-ref/ iomuxc_gpio_ad_b0_03_xbar1_xbar_inout17: IOMUXC_GPIO_AD_B0_03_XBAR1_XBAR_INOUT17 {
146		pinmux = <0x401f80c8 1 0x401f862c 1 0x401f82b8>;
147		gpr = <0x400ac018 0x1d 0x0>;
148	};
149	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_csi_data09: IOMUXC_GPIO_AD_B0_04_CSI_DATA09 {
150		pinmux = <0x401f80cc 4 0x401f841c 1 0x401f82bc>;
151	};
152	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_enet_tx_data3: IOMUXC_GPIO_AD_B0_04_ENET_TX_DATA3 {
153		pinmux = <0x401f80cc 2 0x0 0 0x401f82bc>;
154	};
155	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_gpio1_io04: IOMUXC_GPIO_AD_B0_04_GPIO1_IO04 {
156		pinmux = <0x401f80cc 5 0x0 0 0x401f82bc>;
157	};
158	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_lpspi3_pcs1: IOMUXC_GPIO_AD_B0_04_LPSPI3_PCS1 {
159		pinmux = <0x401f80cc 7 0x0 0 0x401f82bc>;
160	};
161	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_mqs_right: IOMUXC_GPIO_AD_B0_04_MQS_RIGHT {
162		pinmux = <0x401f80cc 1 0x0 0 0x401f82bc>;
163	};
164	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_pit_trigger0: IOMUXC_GPIO_AD_B0_04_PIT_TRIGGER0 {
165		pinmux = <0x401f80cc 6 0x0 0 0x401f82bc>;
166	};
167	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_sai2_tx_sync: IOMUXC_GPIO_AD_B0_04_SAI2_TX_SYNC {
168		pinmux = <0x401f80cc 3 0x401f85c4 1 0x401f82bc>;
169	};
170	/omit-if-no-ref/ iomuxc_gpio_ad_b0_04_src_boot_mode0: IOMUXC_GPIO_AD_B0_04_SRC_BOOT_MODE0 {
171		pinmux = <0x401f80cc 0 0x0 0 0x401f82bc>;
172	};
173	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_csi_data08: IOMUXC_GPIO_AD_B0_05_CSI_DATA08 {
174		pinmux = <0x401f80d0 4 0x401f8418 1 0x401f82c0>;
175	};
176	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_enet_tx_data2: IOMUXC_GPIO_AD_B0_05_ENET_TX_DATA2 {
177		pinmux = <0x401f80d0 2 0x0 0 0x401f82c0>;
178	};
179	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_gpio1_io05: IOMUXC_GPIO_AD_B0_05_GPIO1_IO05 {
180		pinmux = <0x401f80d0 5 0x0 0 0x401f82c0>;
181	};
182	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_lpspi3_pcs2: IOMUXC_GPIO_AD_B0_05_LPSPI3_PCS2 {
183		pinmux = <0x401f80d0 7 0x0 0 0x401f82c0>;
184	};
185	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_mqs_left: IOMUXC_GPIO_AD_B0_05_MQS_LEFT {
186		pinmux = <0x401f80d0 1 0x0 0 0x401f82c0>;
187	};
188	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_sai2_tx_bclk: IOMUXC_GPIO_AD_B0_05_SAI2_TX_BCLK {
189		pinmux = <0x401f80d0 3 0x401f85c0 1 0x401f82c0>;
190	};
191	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_src_boot_mode1: IOMUXC_GPIO_AD_B0_05_SRC_BOOT_MODE1 {
192		pinmux = <0x401f80d0 0 0x0 0 0x401f82c0>;
193	};
194	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_xbar1_xbar_in17: IOMUXC_GPIO_AD_B0_05_XBAR1_XBAR_IN17 {
195		pinmux = <0x401f80d0 6 0x401f862c 2 0x401f82c0>;
196		gpr = <0x400ac018 0x1d 0x0>;
197	};
198	/omit-if-no-ref/ iomuxc_gpio_ad_b0_05_xbar1_xbar_inout17: IOMUXC_GPIO_AD_B0_05_XBAR1_XBAR_INOUT17 {
199		pinmux = <0x401f80d0 6 0x401f862c 2 0x401f82c0>;
200		gpr = <0x400ac018 0x1d 0x0>;
201	};
202	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_csi_data07: IOMUXC_GPIO_AD_B0_06_CSI_DATA07 {
203		pinmux = <0x401f80d4 4 0x401f8414 1 0x401f82c4>;
204	};
205	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_enet_rx_clk: IOMUXC_GPIO_AD_B0_06_ENET_RX_CLK {
206		pinmux = <0x401f80d4 2 0x0 0 0x401f82c4>;
207	};
208	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpio1_io06: IOMUXC_GPIO_AD_B0_06_GPIO1_IO06 {
209		pinmux = <0x401f80d4 5 0x0 0 0x401f82c4>;
210	};
211	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpt2_compare1: IOMUXC_GPIO_AD_B0_06_GPT2_COMPARE1 {
212		pinmux = <0x401f80d4 1 0x0 0 0x401f82c4>;
213	};
214	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_jtag_tms: IOMUXC_GPIO_AD_B0_06_JTAG_TMS {
215		pinmux = <0x401f80d4 0 0x0 0 0x401f82c4>;
216	};
217	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_lpspi3_pcs3: IOMUXC_GPIO_AD_B0_06_LPSPI3_PCS3 {
218		pinmux = <0x401f80d4 7 0x0 0 0x401f82c4>;
219	};
220	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_sai2_rx_bclk: IOMUXC_GPIO_AD_B0_06_SAI2_RX_BCLK {
221		pinmux = <0x401f80d4 3 0x401f85b4 1 0x401f82c4>;
222	};
223	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_xbar1_xbar_in18: IOMUXC_GPIO_AD_B0_06_XBAR1_XBAR_IN18 {
224		pinmux = <0x401f80d4 6 0x401f8630 1 0x401f82c4>;
225		gpr = <0x400ac018 0x1e 0x0>;
226	};
227	/omit-if-no-ref/ iomuxc_gpio_ad_b0_06_xbar1_xbar_inout18: IOMUXC_GPIO_AD_B0_06_XBAR1_XBAR_INOUT18 {
228		pinmux = <0x401f80d4 6 0x401f8630 1 0x401f82c4>;
229		gpr = <0x400ac018 0x1e 0x0>;
230	};
231	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_csi_data06: IOMUXC_GPIO_AD_B0_07_CSI_DATA06 {
232		pinmux = <0x401f80d8 4 0x401f8410 1 0x401f82c8>;
233	};
234	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_enet_1588_event3_out: IOMUXC_GPIO_AD_B0_07_ENET_1588_EVENT3_OUT {
235		pinmux = <0x401f80d8 7 0x0 0 0x401f82c8>;
236	};
237	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_enet_tx_er: IOMUXC_GPIO_AD_B0_07_ENET_TX_ER {
238		pinmux = <0x401f80d8 2 0x0 0 0x401f82c8>;
239	};
240	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpio1_io07: IOMUXC_GPIO_AD_B0_07_GPIO1_IO07 {
241		pinmux = <0x401f80d8 5 0x0 0 0x401f82c8>;
242	};
243	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpt2_compare2: IOMUXC_GPIO_AD_B0_07_GPT2_COMPARE2 {
244		pinmux = <0x401f80d8 1 0x0 0 0x401f82c8>;
245	};
246	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_jtag_tck: IOMUXC_GPIO_AD_B0_07_JTAG_TCK {
247		pinmux = <0x401f80d8 0 0x0 0 0x401f82c8>;
248	};
249	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_sai2_rx_sync: IOMUXC_GPIO_AD_B0_07_SAI2_RX_SYNC {
250		pinmux = <0x401f80d8 3 0x401f85bc 1 0x401f82c8>;
251	};
252	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_xbar1_xbar_in19: IOMUXC_GPIO_AD_B0_07_XBAR1_XBAR_IN19 {
253		pinmux = <0x401f80d8 6 0x401f8654 1 0x401f82c8>;
254		gpr = <0x400ac018 0x1f 0x0>;
255	};
256	/omit-if-no-ref/ iomuxc_gpio_ad_b0_07_xbar1_xbar_inout19: IOMUXC_GPIO_AD_B0_07_XBAR1_XBAR_INOUT19 {
257		pinmux = <0x401f80d8 6 0x401f8654 1 0x401f82c8>;
258		gpr = <0x400ac018 0x1f 0x0>;
259	};
260	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_csi_data05: IOMUXC_GPIO_AD_B0_08_CSI_DATA05 {
261		pinmux = <0x401f80dc 4 0x401f840c 1 0x401f82cc>;
262	};
263	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_1588_event3_in: IOMUXC_GPIO_AD_B0_08_ENET_1588_EVENT3_IN {
264		pinmux = <0x401f80dc 7 0x0 0 0x401f82cc>;
265	};
266	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_rx_data3: IOMUXC_GPIO_AD_B0_08_ENET_RX_DATA3 {
267		pinmux = <0x401f80dc 2 0x0 0 0x401f82cc>;
268	};
269	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpio1_io08: IOMUXC_GPIO_AD_B0_08_GPIO1_IO08 {
270		pinmux = <0x401f80dc 5 0x0 0 0x401f82cc>;
271	};
272	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpt2_compare3: IOMUXC_GPIO_AD_B0_08_GPT2_COMPARE3 {
273		pinmux = <0x401f80dc 1 0x0 0 0x401f82cc>;
274	};
275	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_jtag_mod: IOMUXC_GPIO_AD_B0_08_JTAG_MOD {
276		pinmux = <0x401f80dc 0 0x0 0 0x401f82cc>;
277	};
278	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_sai2_rx_data: IOMUXC_GPIO_AD_B0_08_SAI2_RX_DATA {
279		pinmux = <0x401f80dc 3 0x401f85b8 1 0x401f82cc>;
280	};
281	/omit-if-no-ref/ iomuxc_gpio_ad_b0_08_xbar1_xbar_in20: IOMUXC_GPIO_AD_B0_08_XBAR1_XBAR_IN20 {
282		pinmux = <0x401f80dc 6 0x401f8634 1 0x401f82cc>;
283	};
284	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_csi_data04: IOMUXC_GPIO_AD_B0_09_CSI_DATA04 {
285		pinmux = <0x401f80e0 4 0x401f8408 1 0x401f82d0>;
286	};
287	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_enet_rx_data2: IOMUXC_GPIO_AD_B0_09_ENET_RX_DATA2 {
288		pinmux = <0x401f80e0 2 0x0 0 0x401f82d0>;
289	};
290	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_09_FLEXPWM2_PWMA3 {
291		pinmux = <0x401f80e0 1 0x401f8474 3 0x401f82d0>;
292	};
293	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpio1_io09: IOMUXC_GPIO_AD_B0_09_GPIO1_IO09 {
294		pinmux = <0x401f80e0 5 0x0 0 0x401f82d0>;
295	};
296	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpt2_clk: IOMUXC_GPIO_AD_B0_09_GPT2_CLK {
297		pinmux = <0x401f80e0 7 0x0 0 0x401f82d0>;
298	};
299	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_jtag_tdi: IOMUXC_GPIO_AD_B0_09_JTAG_TDI {
300		pinmux = <0x401f80e0 0 0x0 0 0x401f82d0>;
301	};
302	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_sai2_tx_data: IOMUXC_GPIO_AD_B0_09_SAI2_TX_DATA {
303		pinmux = <0x401f80e0 3 0x0 0 0x401f82d0>;
304	};
305	/omit-if-no-ref/ iomuxc_gpio_ad_b0_09_xbar1_xbar_in21: IOMUXC_GPIO_AD_B0_09_XBAR1_XBAR_IN21 {
306		pinmux = <0x401f80e0 6 0x401f8658 1 0x401f82d0>;
307	};
308	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_csi_data03: IOMUXC_GPIO_AD_B0_10_CSI_DATA03 {
309		pinmux = <0x401f80e4 4 0x401f8404 1 0x401f82d4>;
310	};
311	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_1588_event0_out: IOMUXC_GPIO_AD_B0_10_ENET_1588_EVENT0_OUT {
312		pinmux = <0x401f80e4 7 0x0 0 0x401f82d4>;
313	};
314	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_crs: IOMUXC_GPIO_AD_B0_10_ENET_CRS {
315		pinmux = <0x401f80e4 2 0x0 0 0x401f82d4>;
316	};
317	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_flexpwm1_pwma3: IOMUXC_GPIO_AD_B0_10_FLEXPWM1_PWMA3 {
318		pinmux = <0x401f80e4 1 0x401f8454 3 0x401f82d4>;
319	};
320	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_gpio1_io10: IOMUXC_GPIO_AD_B0_10_GPIO1_IO10 {
321		pinmux = <0x401f80e4 5 0x0 0 0x401f82d4>;
322	};
323	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_jtag_tdo: IOMUXC_GPIO_AD_B0_10_JTAG_TDO {
324		pinmux = <0x401f80e4 0 0x0 0 0x401f82d4>;
325	};
326	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_sai2_mclk: IOMUXC_GPIO_AD_B0_10_SAI2_MCLK {
327		pinmux = <0x401f80e4 3 0x401f85b0 1 0x401f82d4>;
328	};
329	/omit-if-no-ref/ iomuxc_gpio_ad_b0_10_xbar1_xbar_in22: IOMUXC_GPIO_AD_B0_10_XBAR1_XBAR_IN22 {
330		pinmux = <0x401f80e4 6 0x401f8638 1 0x401f82d4>;
331	};
332	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_csi_data02: IOMUXC_GPIO_AD_B0_11_CSI_DATA02 {
333		pinmux = <0x401f80e8 4 0x401f8400 1 0x401f82d8>;
334	};
335	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_1588_event0_in: IOMUXC_GPIO_AD_B0_11_ENET_1588_EVENT0_IN {
336		pinmux = <0x401f80e8 7 0x401f8444 1 0x401f82d8>;
337	};
338	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_col: IOMUXC_GPIO_AD_B0_11_ENET_COL {
339		pinmux = <0x401f80e8 2 0x0 0 0x401f82d8>;
340	};
341	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_flexpwm1_pwmb3: IOMUXC_GPIO_AD_B0_11_FLEXPWM1_PWMB3 {
342		pinmux = <0x401f80e8 1 0x401f8464 3 0x401f82d8>;
343	};
344	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_gpio1_io11: IOMUXC_GPIO_AD_B0_11_GPIO1_IO11 {
345		pinmux = <0x401f80e8 5 0x0 0 0x401f82d8>;
346	};
347	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_jtag_trstb: IOMUXC_GPIO_AD_B0_11_JTAG_TRSTB {
348		pinmux = <0x401f80e8 0 0x0 0 0x401f82d8>;
349	};
350	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_wdog1_b: IOMUXC_GPIO_AD_B0_11_WDOG1_B {
351		pinmux = <0x401f80e8 3 0x0 0 0x401f82d8>;
352	};
353	/omit-if-no-ref/ iomuxc_gpio_ad_b0_11_xbar1_xbar_in23: IOMUXC_GPIO_AD_B0_11_XBAR1_XBAR_IN23 {
354		pinmux = <0x401f80e8 6 0x401f863c 1 0x401f82d8>;
355	};
356	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_adc1_in1: IOMUXC_GPIO_AD_B0_12_ADC1_IN1 {
357		pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>;
358	};
359	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_arm_nmi: IOMUXC_GPIO_AD_B0_12_ARM_NMI {
360		pinmux = <0x401f80ec 7 0x401f8568 0 0x401f82dc>;
361	};
362	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_ccm_pmic_rdy: IOMUXC_GPIO_AD_B0_12_CCM_PMIC_RDY {
363		pinmux = <0x401f80ec 1 0x401f83fc 1 0x401f82dc>;
364	};
365	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_enet_1588_event1_out: IOMUXC_GPIO_AD_B0_12_ENET_1588_EVENT1_OUT {
366		pinmux = <0x401f80ec 6 0x0 0 0x401f82dc>;
367	};
368	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_flexpwm1_pwmx2: IOMUXC_GPIO_AD_B0_12_FLEXPWM1_PWMX2 {
369		pinmux = <0x401f80ec 4 0x0 0 0x401f82dc>;
370	};
371	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_gpio1_io12: IOMUXC_GPIO_AD_B0_12_GPIO1_IO12 {
372		pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>;
373	};
374	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpi2c4_scl: IOMUXC_GPIO_AD_B0_12_LPI2C4_SCL {
375		pinmux = <0x401f80ec 0 0x401f84e4 1 0x401f82dc>;
376	};
377	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpuart1_tx: IOMUXC_GPIO_AD_B0_12_LPUART1_TX {
378		pinmux = <0x401f80ec 2 0x0 0 0x401f82dc>;
379	};
380	/omit-if-no-ref/ iomuxc_gpio_ad_b0_12_wdog2_b: IOMUXC_GPIO_AD_B0_12_WDOG2_B {
381		pinmux = <0x401f80ec 3 0x0 0 0x401f82dc>;
382	};
383	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_acmp1_in2: IOMUXC_GPIO_AD_B0_13_ACMP1_IN2 {
384		pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>;
385	};
386	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_adc1_in2: IOMUXC_GPIO_AD_B0_13_ADC1_IN2 {
387		pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>;
388	};
389	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_enet_1588_event1_in: IOMUXC_GPIO_AD_B0_13_ENET_1588_EVENT1_IN {
390		pinmux = <0x401f80f0 6 0x0 0 0x401f82e0>;
391	};
392	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_ewm_out_b: IOMUXC_GPIO_AD_B0_13_EWM_OUT_B {
393		pinmux = <0x401f80f0 3 0x0 0 0x401f82e0>;
394	};
395	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_flexpwm1_pwmx3: IOMUXC_GPIO_AD_B0_13_FLEXPWM1_PWMX3 {
396		pinmux = <0x401f80f0 4 0x0 0 0x401f82e0>;
397	};
398	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpio1_io13: IOMUXC_GPIO_AD_B0_13_GPIO1_IO13 {
399		pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>;
400	};
401	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpt1_clk: IOMUXC_GPIO_AD_B0_13_GPT1_CLK {
402		pinmux = <0x401f80f0 1 0x0 0 0x401f82e0>;
403	};
404	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpi2c4_sda: IOMUXC_GPIO_AD_B0_13_LPI2C4_SDA {
405		pinmux = <0x401f80f0 0 0x401f84e8 1 0x401f82e0>;
406	};
407	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpuart1_rx: IOMUXC_GPIO_AD_B0_13_LPUART1_RX {
408		pinmux = <0x401f80f0 2 0x0 0 0x401f82e0>;
409	};
410	/omit-if-no-ref/ iomuxc_gpio_ad_b0_13_ref_24m_out: IOMUXC_GPIO_AD_B0_13_REF_24M_OUT {
411		pinmux = <0x401f80f0 7 0x0 0 0x401f82e0>;
412	};
413	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp2_in2: IOMUXC_GPIO_AD_B0_14_ACMP2_IN2 {
414		pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>;
415	};
416	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_adc1_in3: IOMUXC_GPIO_AD_B0_14_ADC1_IN3 {
417		pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>;
418	};
419	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_csi_vsync: IOMUXC_GPIO_AD_B0_14_CSI_VSYNC {
420		pinmux = <0x401f80f4 4 0x401f8428 0 0x401f82e4>;
421	};
422	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_enet_1588_event0_out: IOMUXC_GPIO_AD_B0_14_ENET_1588_EVENT0_OUT {
423		pinmux = <0x401f80f4 3 0x0 0 0x401f82e4>;
424	};
425	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexcan2_tx: IOMUXC_GPIO_AD_B0_14_FLEXCAN2_TX {
426		pinmux = <0x401f80f4 6 0x0 0 0x401f82e4>;
427	};
428	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_gpio1_io14: IOMUXC_GPIO_AD_B0_14_GPIO1_IO14 {
429		pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>;
430	};
431	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_lpuart1_cts_b: IOMUXC_GPIO_AD_B0_14_LPUART1_CTS_B {
432		pinmux = <0x401f80f4 2 0x0 0 0x401f82e4>;
433	};
434	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_usb_otg2_oc: IOMUXC_GPIO_AD_B0_14_USB_OTG2_OC {
435		pinmux = <0x401f80f4 0 0x401f85cc 0 0x401f82e4>;
436	};
437	/omit-if-no-ref/ iomuxc_gpio_ad_b0_14_xbar1_xbar_in24: IOMUXC_GPIO_AD_B0_14_XBAR1_XBAR_IN24 {
438		pinmux = <0x401f80f4 1 0x401f8640 1 0x401f82e4>;
439	};
440	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp3_in2: IOMUXC_GPIO_AD_B0_15_ACMP3_IN2 {
441		pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>;
442	};
443	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_adc1_in4: IOMUXC_GPIO_AD_B0_15_ADC1_IN4 {
444		pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>;
445	};
446	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_csi_hsync: IOMUXC_GPIO_AD_B0_15_CSI_HSYNC {
447		pinmux = <0x401f80f8 4 0x401f8420 0 0x401f82e8>;
448	};
449	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_enet_1588_event0_in: IOMUXC_GPIO_AD_B0_15_ENET_1588_EVENT0_IN {
450		pinmux = <0x401f80f8 3 0x401f8444 0 0x401f82e8>;
451	};
452	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexcan2_rx: IOMUXC_GPIO_AD_B0_15_FLEXCAN2_RX {
453		pinmux = <0x401f80f8 6 0x401f8450 2 0x401f82e8>;
454	};
455	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_gpio1_io15: IOMUXC_GPIO_AD_B0_15_GPIO1_IO15 {
456		pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>;
457	};
458	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_lpuart1_rts_b: IOMUXC_GPIO_AD_B0_15_LPUART1_RTS_B {
459		pinmux = <0x401f80f8 2 0x0 0 0x401f82e8>;
460	};
461	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_usb_otg2_pwr: IOMUXC_GPIO_AD_B0_15_USB_OTG2_PWR {
462		pinmux = <0x401f80f8 0 0x0 0 0x401f82e8>;
463	};
464	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_wdog1_rst_b_deb: IOMUXC_GPIO_AD_B0_15_WDOG1_RST_B_DEB {
465		pinmux = <0x401f80f8 7 0x0 0 0x401f82e8>;
466	};
467	/omit-if-no-ref/ iomuxc_gpio_ad_b0_15_xbar1_xbar_in25: IOMUXC_GPIO_AD_B0_15_XBAR1_XBAR_IN25 {
468		pinmux = <0x401f80f8 1 0x401f8650 0 0x401f82e8>;
469	};
470	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_acmp4_in2: IOMUXC_GPIO_AD_B1_00_ACMP4_IN2 {
471		pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>;
472	};
473	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_adc1_in5: IOMUXC_GPIO_AD_B1_00_ADC1_IN5 {
474		pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>;
475	};
476	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_adc2_in5: IOMUXC_GPIO_AD_B1_00_ADC2_IN5 {
477		pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>;
478	};
479	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_gpio1_io16: IOMUXC_GPIO_AD_B1_00_GPIO1_IO16 {
480		pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>;
481	};
482	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_kpp_row7: IOMUXC_GPIO_AD_B1_00_KPP_ROW7 {
483		pinmux = <0x401f80fc 7 0x0 0 0x401f82ec>;
484	};
485	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_lpi2c1_scl: IOMUXC_GPIO_AD_B1_00_LPI2C1_SCL {
486		pinmux = <0x401f80fc 3 0x401f84cc 1 0x401f82ec>;
487	};
488	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_lpuart2_cts_b: IOMUXC_GPIO_AD_B1_00_LPUART2_CTS_B {
489		pinmux = <0x401f80fc 2 0x0 0 0x401f82ec>;
490	};
491	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_qtimer3_timer0: IOMUXC_GPIO_AD_B1_00_QTIMER3_TIMER0 {
492		pinmux = <0x401f80fc 1 0x401f857c 1 0x401f82ec>;
493		gpr = <0x400ac018 0x8 0x0>;
494	};
495	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_usb_otg2_id: IOMUXC_GPIO_AD_B1_00_USB_OTG2_ID {
496		pinmux = <0x401f80fc 0 0x401f83f8 1 0x401f82ec>;
497	};
498	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_usdhc1_wp: IOMUXC_GPIO_AD_B1_00_USDHC1_WP {
499		pinmux = <0x401f80fc 6 0x401f85d8 2 0x401f82ec>;
500	};
501	/omit-if-no-ref/ iomuxc_gpio_ad_b1_00_wdog1_b: IOMUXC_GPIO_AD_B1_00_WDOG1_B {
502		pinmux = <0x401f80fc 4 0x0 0 0x401f82ec>;
503	};
504	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp1_in0: IOMUXC_GPIO_AD_B1_01_ACMP1_IN0 {
505		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
506	};
507	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp2_in0: IOMUXC_GPIO_AD_B1_01_ACMP2_IN0 {
508		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
509	};
510	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp3_in0: IOMUXC_GPIO_AD_B1_01_ACMP3_IN0 {
511		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
512	};
513	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp4_in0: IOMUXC_GPIO_AD_B1_01_ACMP4_IN0 {
514		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
515	};
516	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_adc1_in6: IOMUXC_GPIO_AD_B1_01_ADC1_IN6 {
517		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
518	};
519	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_adc2_in6: IOMUXC_GPIO_AD_B1_01_ADC2_IN6 {
520		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
521	};
522	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_ccm_pmic_rdy: IOMUXC_GPIO_AD_B1_01_CCM_PMIC_RDY {
523		pinmux = <0x401f8100 4 0x401f83fc 2 0x401f82f0>;
524	};
525	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_gpio1_io17: IOMUXC_GPIO_AD_B1_01_GPIO1_IO17 {
526		pinmux = <0x401f8100 5 0x0 0 0x401f82f0>;
527	};
528	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_kpp_col7: IOMUXC_GPIO_AD_B1_01_KPP_COL7 {
529		pinmux = <0x401f8100 7 0x0 0 0x401f82f0>;
530	};
531	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_lpi2c1_sda: IOMUXC_GPIO_AD_B1_01_LPI2C1_SDA {
532		pinmux = <0x401f8100 3 0x401f84d0 1 0x401f82f0>;
533	};
534	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_lpuart2_rts_b: IOMUXC_GPIO_AD_B1_01_LPUART2_RTS_B {
535		pinmux = <0x401f8100 2 0x0 0 0x401f82f0>;
536	};
537	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_qtimer3_timer1: IOMUXC_GPIO_AD_B1_01_QTIMER3_TIMER1 {
538		pinmux = <0x401f8100 1 0x401f8580 0 0x401f82f0>;
539		gpr = <0x400ac018 0x9 0x0>;
540	};
541	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_usb_otg1_pwr: IOMUXC_GPIO_AD_B1_01_USB_OTG1_PWR {
542		pinmux = <0x401f8100 0 0x0 0 0x401f82f0>;
543	};
544	/omit-if-no-ref/ iomuxc_gpio_ad_b1_01_usdhc1_vselect: IOMUXC_GPIO_AD_B1_01_USDHC1_VSELECT {
545		pinmux = <0x401f8100 6 0x0 0 0x401f82f0>;
546	};
547	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_acmp1_in3: IOMUXC_GPIO_AD_B1_02_ACMP1_IN3 {
548		pinmux = <0x401f8104 5 0x0 0 0x401f82f4>;
549	};
550	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_adc1_in7: IOMUXC_GPIO_AD_B1_02_ADC1_IN7 {
551		pinmux = <0x401f8104 5 0x0 0 0x401f82f4>;
552	};
553	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_adc2_in7: IOMUXC_GPIO_AD_B1_02_ADC2_IN7 {
554		pinmux = <0x401f8104 5 0x0 0 0x401f82f4>;
555	};
556	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_enet_1588_event2_out: IOMUXC_GPIO_AD_B1_02_ENET_1588_EVENT2_OUT {
557		pinmux = <0x401f8104 4 0x0 0 0x401f82f4>;
558	};
559	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpio1_io18: IOMUXC_GPIO_AD_B1_02_GPIO1_IO18 {
560		pinmux = <0x401f8104 5 0x0 0 0x401f82f4>;
561	};
562	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_kpp_row6: IOMUXC_GPIO_AD_B1_02_KPP_ROW6 {
563		pinmux = <0x401f8104 7 0x0 0 0x401f82f4>;
564	};
565	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_lpuart2_tx: IOMUXC_GPIO_AD_B1_02_LPUART2_TX {
566		pinmux = <0x401f8104 2 0x401f8530 1 0x401f82f4>;
567	};
568	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_qtimer3_timer2: IOMUXC_GPIO_AD_B1_02_QTIMER3_TIMER2 {
569		pinmux = <0x401f8104 1 0x401f8584 1 0x401f82f4>;
570		gpr = <0x400ac018 0xa 0x0>;
571	};
572	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_spdif_out: IOMUXC_GPIO_AD_B1_02_SPDIF_OUT {
573		pinmux = <0x401f8104 3 0x0 0 0x401f82f4>;
574	};
575	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_usb_otg1_id: IOMUXC_GPIO_AD_B1_02_USB_OTG1_ID {
576		pinmux = <0x401f8104 0 0x401f83f4 1 0x401f82f4>;
577	};
578	/omit-if-no-ref/ iomuxc_gpio_ad_b1_02_usdhc1_cd_b: IOMUXC_GPIO_AD_B1_02_USDHC1_CD_B {
579		pinmux = <0x401f8104 6 0x401f85d4 1 0x401f82f4>;
580	};
581	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_acmp2_in3: IOMUXC_GPIO_AD_B1_03_ACMP2_IN3 {
582		pinmux = <0x401f8108 5 0x0 0 0x401f82f8>;
583	};
584	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_adc1_in8: IOMUXC_GPIO_AD_B1_03_ADC1_IN8 {
585		pinmux = <0x401f8108 5 0x0 0 0x401f82f8>;
586	};
587	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_adc2_in8: IOMUXC_GPIO_AD_B1_03_ADC2_IN8 {
588		pinmux = <0x401f8108 5 0x0 0 0x401f82f8>;
589	};
590	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_enet_1588_event2_in: IOMUXC_GPIO_AD_B1_03_ENET_1588_EVENT2_IN {
591		pinmux = <0x401f8108 4 0x0 0 0x401f82f8>;
592	};
593	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpio1_io19: IOMUXC_GPIO_AD_B1_03_GPIO1_IO19 {
594		pinmux = <0x401f8108 5 0x0 0 0x401f82f8>;
595	};
596	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_kpp_col6: IOMUXC_GPIO_AD_B1_03_KPP_COL6 {
597		pinmux = <0x401f8108 7 0x0 0 0x401f82f8>;
598	};
599	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_lpuart2_rx: IOMUXC_GPIO_AD_B1_03_LPUART2_RX {
600		pinmux = <0x401f8108 2 0x401f852c 1 0x401f82f8>;
601	};
602	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_qtimer3_timer3: IOMUXC_GPIO_AD_B1_03_QTIMER3_TIMER3 {
603		pinmux = <0x401f8108 1 0x401f8588 1 0x401f82f8>;
604		gpr = <0x400ac018 0xb 0x0>;
605	};
606	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_spdif_in: IOMUXC_GPIO_AD_B1_03_SPDIF_IN {
607		pinmux = <0x401f8108 3 0x401f85c8 0 0x401f82f8>;
608	};
609	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_usb_otg1_oc: IOMUXC_GPIO_AD_B1_03_USB_OTG1_OC {
610		pinmux = <0x401f8108 0 0x401f85d0 1 0x401f82f8>;
611	};
612	/omit-if-no-ref/ iomuxc_gpio_ad_b1_03_usdhc2_cd_b: IOMUXC_GPIO_AD_B1_03_USDHC2_CD_B {
613		pinmux = <0x401f8108 6 0x401f85e0 0 0x401f82f8>;
614	};
615	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_acmp3_in3: IOMUXC_GPIO_AD_B1_04_ACMP3_IN3 {
616		pinmux = <0x401f810c 5 0x0 0 0x401f82fc>;
617	};
618	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_adc1_in9: IOMUXC_GPIO_AD_B1_04_ADC1_IN9 {
619		pinmux = <0x401f810c 5 0x0 0 0x401f82fc>;
620	};
621	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_adc2_in9: IOMUXC_GPIO_AD_B1_04_ADC2_IN9 {
622		pinmux = <0x401f810c 5 0x0 0 0x401f82fc>;
623	};
624	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_csi_pixclk: IOMUXC_GPIO_AD_B1_04_CSI_PIXCLK {
625		pinmux = <0x401f810c 4 0x401f8424 0 0x401f82fc>;
626	};
627	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_enet_mdc: IOMUXC_GPIO_AD_B1_04_ENET_MDC {
628		pinmux = <0x401f810c 1 0x0 0 0x401f82fc>;
629	};
630	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_flexspi_b_data3: IOMUXC_GPIO_AD_B1_04_FLEXSPI_B_DATA3 {
631		pinmux = <0x401f810c 0 0x401f84c4 1 0x401f82fc>;
632	};
633	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpio1_io20: IOMUXC_GPIO_AD_B1_04_GPIO1_IO20 {
634		pinmux = <0x401f810c 5 0x0 0 0x401f82fc>;
635	};
636	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_kpp_row5: IOMUXC_GPIO_AD_B1_04_KPP_ROW5 {
637		pinmux = <0x401f810c 7 0x0 0 0x401f82fc>;
638	};
639	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_lpuart3_cts_b: IOMUXC_GPIO_AD_B1_04_LPUART3_CTS_B {
640		pinmux = <0x401f810c 2 0x401f8534 1 0x401f82fc>;
641	};
642	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_spdif_sr_clk: IOMUXC_GPIO_AD_B1_04_SPDIF_SR_CLK {
643		pinmux = <0x401f810c 3 0x0 0 0x401f82fc>;
644	};
645	/omit-if-no-ref/ iomuxc_gpio_ad_b1_04_usdhc2_data0: IOMUXC_GPIO_AD_B1_04_USDHC2_DATA0 {
646		pinmux = <0x401f810c 6 0x401f85e8 1 0x401f82fc>;
647	};
648	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_acmp4_in3: IOMUXC_GPIO_AD_B1_05_ACMP4_IN3 {
649		pinmux = <0x401f8110 5 0x0 0 0x401f8300>;
650	};
651	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc1_in10: IOMUXC_GPIO_AD_B1_05_ADC1_IN10 {
652		pinmux = <0x401f8110 5 0x0 0 0x401f8300>;
653	};
654	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc2_in10: IOMUXC_GPIO_AD_B1_05_ADC2_IN10 {
655		pinmux = <0x401f8110 5 0x0 0 0x401f8300>;
656	};
657	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_csi_mclk: IOMUXC_GPIO_AD_B1_05_CSI_MCLK {
658		pinmux = <0x401f8110 4 0x0 0 0x401f8300>;
659	};
660	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_enet_mdio: IOMUXC_GPIO_AD_B1_05_ENET_MDIO {
661		pinmux = <0x401f8110 1 0x401f8430 0 0x401f8300>;
662	};
663	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_flexspi_b_data2: IOMUXC_GPIO_AD_B1_05_FLEXSPI_B_DATA2 {
664		pinmux = <0x401f8110 0 0x401f84c0 1 0x401f8300>;
665	};
666	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpio1_io21: IOMUXC_GPIO_AD_B1_05_GPIO1_IO21 {
667		pinmux = <0x401f8110 5 0x0 0 0x401f8300>;
668	};
669	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_kpp_col5: IOMUXC_GPIO_AD_B1_05_KPP_COL5 {
670		pinmux = <0x401f8110 7 0x0 0 0x401f8300>;
671	};
672	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_lpuart3_rts_b: IOMUXC_GPIO_AD_B1_05_LPUART3_RTS_B {
673		pinmux = <0x401f8110 2 0x0 0 0x401f8300>;
674	};
675	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_spdif_out: IOMUXC_GPIO_AD_B1_05_SPDIF_OUT {
676		pinmux = <0x401f8110 3 0x0 0 0x401f8300>;
677	};
678	/omit-if-no-ref/ iomuxc_gpio_ad_b1_05_usdhc2_data1: IOMUXC_GPIO_AD_B1_05_USDHC2_DATA1 {
679		pinmux = <0x401f8110 6 0x401f85ec 1 0x401f8300>;
680	};
681	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp1_in1: IOMUXC_GPIO_AD_B1_06_ACMP1_IN1 {
682		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
683	};
684	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp2_in1: IOMUXC_GPIO_AD_B1_06_ACMP2_IN1 {
685		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
686	};
687	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp3_in1: IOMUXC_GPIO_AD_B1_06_ACMP3_IN1 {
688		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
689	};
690	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp4_in1: IOMUXC_GPIO_AD_B1_06_ACMP4_IN1 {
691		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
692	};
693	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc1_in11: IOMUXC_GPIO_AD_B1_06_ADC1_IN11 {
694		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
695	};
696	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc2_in11: IOMUXC_GPIO_AD_B1_06_ADC2_IN11 {
697		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
698	};
699	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_csi_vsync: IOMUXC_GPIO_AD_B1_06_CSI_VSYNC {
700		pinmux = <0x401f8114 4 0x401f8428 1 0x401f8304>;
701	};
702	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexspi_b_data1: IOMUXC_GPIO_AD_B1_06_FLEXSPI_B_DATA1 {
703		pinmux = <0x401f8114 0 0x401f84bc 1 0x401f8304>;
704	};
705	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpio1_io22: IOMUXC_GPIO_AD_B1_06_GPIO1_IO22 {
706		pinmux = <0x401f8114 5 0x0 0 0x401f8304>;
707	};
708	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_kpp_row4: IOMUXC_GPIO_AD_B1_06_KPP_ROW4 {
709		pinmux = <0x401f8114 7 0x0 0 0x401f8304>;
710	};
711	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpi2c3_sda: IOMUXC_GPIO_AD_B1_06_LPI2C3_SDA {
712		pinmux = <0x401f8114 1 0x401f84e0 2 0x401f8304>;
713	};
714	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpuart3_tx: IOMUXC_GPIO_AD_B1_06_LPUART3_TX {
715		pinmux = <0x401f8114 2 0x401f853c 0 0x401f8304>;
716	};
717	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_spdif_lock: IOMUXC_GPIO_AD_B1_06_SPDIF_LOCK {
718		pinmux = <0x401f8114 3 0x0 0 0x401f8304>;
719	};
720	/omit-if-no-ref/ iomuxc_gpio_ad_b1_06_usdhc2_data2: IOMUXC_GPIO_AD_B1_06_USDHC2_DATA2 {
721		pinmux = <0x401f8114 6 0x401f85f0 1 0x401f8304>;
722	};
723	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_acmp1_in5: IOMUXC_GPIO_AD_B1_07_ACMP1_IN5 {
724		pinmux = <0x401f8118 5 0x0 0 0x401f8308>;
725	};
726	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc1_in12: IOMUXC_GPIO_AD_B1_07_ADC1_IN12 {
727		pinmux = <0x401f8118 5 0x0 0 0x401f8308>;
728	};
729	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc2_in12: IOMUXC_GPIO_AD_B1_07_ADC2_IN12 {
730		pinmux = <0x401f8118 5 0x0 0 0x401f8308>;
731	};
732	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_csi_hsync: IOMUXC_GPIO_AD_B1_07_CSI_HSYNC {
733		pinmux = <0x401f8118 4 0x401f8420 1 0x401f8308>;
734	};
735	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexspi_b_data0: IOMUXC_GPIO_AD_B1_07_FLEXSPI_B_DATA0 {
736		pinmux = <0x401f8118 0 0x401f84b8 1 0x401f8308>;
737	};
738	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpio1_io23: IOMUXC_GPIO_AD_B1_07_GPIO1_IO23 {
739		pinmux = <0x401f8118 5 0x0 0 0x401f8308>;
740	};
741	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_kpp_col4: IOMUXC_GPIO_AD_B1_07_KPP_COL4 {
742		pinmux = <0x401f8118 7 0x0 0 0x401f8308>;
743	};
744	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpi2c3_scl: IOMUXC_GPIO_AD_B1_07_LPI2C3_SCL {
745		pinmux = <0x401f8118 1 0x401f84dc 2 0x401f8308>;
746	};
747	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpuart3_rx: IOMUXC_GPIO_AD_B1_07_LPUART3_RX {
748		pinmux = <0x401f8118 2 0x401f8538 0 0x401f8308>;
749	};
750	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_spdif_ext_clk: IOMUXC_GPIO_AD_B1_07_SPDIF_EXT_CLK {
751		pinmux = <0x401f8118 3 0x0 0 0x401f8308>;
752	};
753	/omit-if-no-ref/ iomuxc_gpio_ad_b1_07_usdhc2_data3: IOMUXC_GPIO_AD_B1_07_USDHC2_DATA3 {
754		pinmux = <0x401f8118 6 0x401f85f4 1 0x401f8308>;
755	};
756	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_acmp2_in5: IOMUXC_GPIO_AD_B1_08_ACMP2_IN5 {
757		pinmux = <0x401f811c 5 0x0 0 0x401f830c>;
758	};
759	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc1_in13: IOMUXC_GPIO_AD_B1_08_ADC1_IN13 {
760		pinmux = <0x401f811c 5 0x0 0 0x401f830c>;
761	};
762	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc2_in13: IOMUXC_GPIO_AD_B1_08_ADC2_IN13 {
763		pinmux = <0x401f811c 5 0x0 0 0x401f830c>;
764	};
765	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_ccm_pmic_rdy: IOMUXC_GPIO_AD_B1_08_CCM_PMIC_RDY {
766		pinmux = <0x401f811c 3 0x401f83fc 3 0x401f830c>;
767	};
768	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_csi_data09: IOMUXC_GPIO_AD_B1_08_CSI_DATA09 {
769		pinmux = <0x401f811c 4 0x401f841c 0 0x401f830c>;
770	};
771	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexcan1_tx: IOMUXC_GPIO_AD_B1_08_FLEXCAN1_TX {
772		pinmux = <0x401f811c 2 0x0 0 0x401f830c>;
773	};
774	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexpwm4_pwma0: IOMUXC_GPIO_AD_B1_08_FLEXPWM4_PWMA0 {
775		pinmux = <0x401f811c 1 0x401f8494 1 0x401f830c>;
776	};
777	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexspi_a_ss1_b: IOMUXC_GPIO_AD_B1_08_FLEXSPI_A_SS1_B {
778		pinmux = <0x401f811c 0 0x0 0 0x401f830c>;
779	};
780	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_gpio1_io24: IOMUXC_GPIO_AD_B1_08_GPIO1_IO24 {
781		pinmux = <0x401f811c 5 0x0 0 0x401f830c>;
782	};
783	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_kpp_row3: IOMUXC_GPIO_AD_B1_08_KPP_ROW3 {
784		pinmux = <0x401f811c 7 0x0 0 0x401f830c>;
785	};
786	/omit-if-no-ref/ iomuxc_gpio_ad_b1_08_usdhc2_cmd: IOMUXC_GPIO_AD_B1_08_USDHC2_CMD {
787		pinmux = <0x401f811c 6 0x401f85e4 1 0x401f830c>;
788	};
789	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_acmp3_in5: IOMUXC_GPIO_AD_B1_09_ACMP3_IN5 {
790		pinmux = <0x401f8120 5 0x0 0 0x401f8310>;
791	};
792	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc1_in14: IOMUXC_GPIO_AD_B1_09_ADC1_IN14 {
793		pinmux = <0x401f8120 5 0x0 0 0x401f8310>;
794	};
795	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc2_in14: IOMUXC_GPIO_AD_B1_09_ADC2_IN14 {
796		pinmux = <0x401f8120 5 0x0 0 0x401f8310>;
797	};
798	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_csi_data08: IOMUXC_GPIO_AD_B1_09_CSI_DATA08 {
799		pinmux = <0x401f8120 4 0x401f8418 0 0x401f8310>;
800	};
801	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexcan1_rx: IOMUXC_GPIO_AD_B1_09_FLEXCAN1_RX {
802		pinmux = <0x401f8120 2 0x401f844c 2 0x401f8310>;
803	};
804	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexpwm4_pwma1: IOMUXC_GPIO_AD_B1_09_FLEXPWM4_PWMA1 {
805		pinmux = <0x401f8120 1 0x401f8498 1 0x401f8310>;
806	};
807	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexspi_a_dqs: IOMUXC_GPIO_AD_B1_09_FLEXSPI_A_DQS {
808		pinmux = <0x401f8120 0 0x401f84a4 1 0x401f8310>;
809	};
810	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_gpio1_io25: IOMUXC_GPIO_AD_B1_09_GPIO1_IO25 {
811		pinmux = <0x401f8120 5 0x0 0 0x401f8310>;
812	};
813	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_kpp_col3: IOMUXC_GPIO_AD_B1_09_KPP_COL3 {
814		pinmux = <0x401f8120 7 0x0 0 0x401f8310>;
815	};
816	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_sai1_mclk: IOMUXC_GPIO_AD_B1_09_SAI1_MCLK {
817		pinmux = <0x401f8120 3 0x401f858c 1 0x401f8310>;
818	};
819	/omit-if-no-ref/ iomuxc_gpio_ad_b1_09_usdhc2_clk: IOMUXC_GPIO_AD_B1_09_USDHC2_CLK {
820		pinmux = <0x401f8120 6 0x401f85dc 1 0x401f8310>;
821	};
822	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_acmp4_in5: IOMUXC_GPIO_AD_B1_10_ACMP4_IN5 {
823		pinmux = <0x401f8124 5 0x0 0 0x401f8314>;
824	};
825	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc1_in15: IOMUXC_GPIO_AD_B1_10_ADC1_IN15 {
826		pinmux = <0x401f8124 5 0x0 0 0x401f8314>;
827	};
828	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc2_in15: IOMUXC_GPIO_AD_B1_10_ADC2_IN15 {
829		pinmux = <0x401f8124 5 0x0 0 0x401f8314>;
830	};
831	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_csi_data07: IOMUXC_GPIO_AD_B1_10_CSI_DATA07 {
832		pinmux = <0x401f8124 4 0x401f8414 0 0x401f8314>;
833	};
834	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexspi_a_data3: IOMUXC_GPIO_AD_B1_10_FLEXSPI_A_DATA3 {
835		pinmux = <0x401f8124 0 0x401f84b4 1 0x401f8314>;
836	};
837	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpio1_io26: IOMUXC_GPIO_AD_B1_10_GPIO1_IO26 {
838		pinmux = <0x401f8124 5 0x0 0 0x401f8314>;
839	};
840	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_kpp_row2: IOMUXC_GPIO_AD_B1_10_KPP_ROW2 {
841		pinmux = <0x401f8124 7 0x0 0 0x401f8314>;
842	};
843	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_lpuart8_tx: IOMUXC_GPIO_AD_B1_10_LPUART8_TX {
844		pinmux = <0x401f8124 2 0x401f8564 1 0x401f8314>;
845	};
846	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_sai1_rx_sync: IOMUXC_GPIO_AD_B1_10_SAI1_RX_SYNC {
847		pinmux = <0x401f8124 3 0x401f85a4 1 0x401f8314>;
848	};
849	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_usdhc2_wp: IOMUXC_GPIO_AD_B1_10_USDHC2_WP {
850		pinmux = <0x401f8124 6 0x401f8608 1 0x401f8314>;
851	};
852	/omit-if-no-ref/ iomuxc_gpio_ad_b1_10_wdog1_b: IOMUXC_GPIO_AD_B1_10_WDOG1_B {
853		pinmux = <0x401f8124 1 0x0 0 0x401f8314>;
854	};
855	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_acmp1_in6: IOMUXC_GPIO_AD_B1_11_ACMP1_IN6 {
856		pinmux = <0x401f8128 5 0x0 0 0x401f8318>;
857	};
858	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc1_in0: IOMUXC_GPIO_AD_B1_11_ADC1_IN0 {
859		pinmux = <0x401f8128 5 0x0 0 0x401f8318>;
860	};
861	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc2_in0: IOMUXC_GPIO_AD_B1_11_ADC2_IN0 {
862		pinmux = <0x401f8128 5 0x0 0 0x401f8318>;
863	};
864	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_csi_data06: IOMUXC_GPIO_AD_B1_11_CSI_DATA06 {
865		pinmux = <0x401f8128 4 0x401f8410 0 0x401f8318>;
866	};
867	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_ewm_out_b: IOMUXC_GPIO_AD_B1_11_EWM_OUT_B {
868		pinmux = <0x401f8128 1 0x0 0 0x401f8318>;
869	};
870	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexspi_a_data2: IOMUXC_GPIO_AD_B1_11_FLEXSPI_A_DATA2 {
871		pinmux = <0x401f8128 0 0x401f84b0 1 0x401f8318>;
872	};
873	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpio1_io27: IOMUXC_GPIO_AD_B1_11_GPIO1_IO27 {
874		pinmux = <0x401f8128 5 0x0 0 0x401f8318>;
875	};
876	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_kpp_col2: IOMUXC_GPIO_AD_B1_11_KPP_COL2 {
877		pinmux = <0x401f8128 7 0x0 0 0x401f8318>;
878	};
879	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_lpuart8_rx: IOMUXC_GPIO_AD_B1_11_LPUART8_RX {
880		pinmux = <0x401f8128 2 0x401f8560 1 0x401f8318>;
881	};
882	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_sai1_rx_bclk: IOMUXC_GPIO_AD_B1_11_SAI1_RX_BCLK {
883		pinmux = <0x401f8128 3 0x401f8590 1 0x401f8318>;
884	};
885	/omit-if-no-ref/ iomuxc_gpio_ad_b1_11_usdhc2_reset_b: IOMUXC_GPIO_AD_B1_11_USDHC2_RESET_B {
886		pinmux = <0x401f8128 6 0x0 0 0x401f8318>;
887	};
888	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp1_out: IOMUXC_GPIO_AD_B1_12_ACMP1_OUT {
889		pinmux = <0x401f812c 1 0x0 0 0x401f831c>;
890	};
891	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp2_in6: IOMUXC_GPIO_AD_B1_12_ACMP2_IN6 {
892		pinmux = <0x401f812c 5 0x0 0 0x401f831c>;
893	};
894	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_adc2_in1: IOMUXC_GPIO_AD_B1_12_ADC2_IN1 {
895		pinmux = <0x401f812c 5 0x0 0 0x401f831c>;
896	};
897	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_csi_data05: IOMUXC_GPIO_AD_B1_12_CSI_DATA05 {
898		pinmux = <0x401f812c 4 0x401f840c 0 0x401f831c>;
899	};
900	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexspi_a_data1: IOMUXC_GPIO_AD_B1_12_FLEXSPI_A_DATA1 {
901		pinmux = <0x401f812c 0 0x401f84ac 1 0x401f831c>;
902	};
903	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_gpio1_io28: IOMUXC_GPIO_AD_B1_12_GPIO1_IO28 {
904		pinmux = <0x401f812c 5 0x0 0 0x401f831c>;
905	};
906	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_kpp_row1: IOMUXC_GPIO_AD_B1_12_KPP_ROW1 {
907		pinmux = <0x401f812c 7 0x0 0 0x401f831c>;
908	};
909	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_lpspi3_pcs0: IOMUXC_GPIO_AD_B1_12_LPSPI3_PCS0 {
910		pinmux = <0x401f812c 2 0x401f850c 1 0x401f831c>;
911	};
912	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_sai1_rx_data0: IOMUXC_GPIO_AD_B1_12_SAI1_RX_DATA0 {
913		pinmux = <0x401f812c 3 0x401f8594 1 0x401f831c>;
914	};
915	/omit-if-no-ref/ iomuxc_gpio_ad_b1_12_usdhc2_data4: IOMUXC_GPIO_AD_B1_12_USDHC2_DATA4 {
916		pinmux = <0x401f812c 6 0x401f85f8 1 0x401f831c>;
917	};
918	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp2_out: IOMUXC_GPIO_AD_B1_13_ACMP2_OUT {
919		pinmux = <0x401f8130 1 0x0 0 0x401f8320>;
920	};
921	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp3_in6: IOMUXC_GPIO_AD_B1_13_ACMP3_IN6 {
922		pinmux = <0x401f8130 5 0x0 0 0x401f8320>;
923	};
924	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_adc2_in2: IOMUXC_GPIO_AD_B1_13_ADC2_IN2 {
925		pinmux = <0x401f8130 5 0x0 0 0x401f8320>;
926	};
927	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_csi_data04: IOMUXC_GPIO_AD_B1_13_CSI_DATA04 {
928		pinmux = <0x401f8130 4 0x401f8408 0 0x401f8320>;
929	};
930	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexspi_a_data0: IOMUXC_GPIO_AD_B1_13_FLEXSPI_A_DATA0 {
931		pinmux = <0x401f8130 0 0x401f84a8 1 0x401f8320>;
932	};
933	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_gpio1_io29: IOMUXC_GPIO_AD_B1_13_GPIO1_IO29 {
934		pinmux = <0x401f8130 5 0x0 0 0x401f8320>;
935	};
936	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_kpp_col1: IOMUXC_GPIO_AD_B1_13_KPP_COL1 {
937		pinmux = <0x401f8130 7 0x0 0 0x401f8320>;
938	};
939	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_lpspi3_sdi: IOMUXC_GPIO_AD_B1_13_LPSPI3_SDI {
940		pinmux = <0x401f8130 2 0x401f8514 1 0x401f8320>;
941	};
942	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_sai1_tx_data0: IOMUXC_GPIO_AD_B1_13_SAI1_TX_DATA0 {
943		pinmux = <0x401f8130 3 0x0 0 0x401f8320>;
944	};
945	/omit-if-no-ref/ iomuxc_gpio_ad_b1_13_usdhc2_data5: IOMUXC_GPIO_AD_B1_13_USDHC2_DATA5 {
946		pinmux = <0x401f8130 6 0x401f85fc 1 0x401f8320>;
947	};
948	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp3_out: IOMUXC_GPIO_AD_B1_14_ACMP3_OUT {
949		pinmux = <0x401f8134 1 0x0 0 0x401f8324>;
950	};
951	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp4_in6: IOMUXC_GPIO_AD_B1_14_ACMP4_IN6 {
952		pinmux = <0x401f8134 5 0x0 0 0x401f8324>;
953	};
954	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_adc2_in3: IOMUXC_GPIO_AD_B1_14_ADC2_IN3 {
955		pinmux = <0x401f8134 5 0x0 0 0x401f8324>;
956	};
957	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_csi_data03: IOMUXC_GPIO_AD_B1_14_CSI_DATA03 {
958		pinmux = <0x401f8134 4 0x401f8404 0 0x401f8324>;
959	};
960	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_flexspi_a_sclk: IOMUXC_GPIO_AD_B1_14_FLEXSPI_A_SCLK {
961		pinmux = <0x401f8134 0 0x401f84c8 1 0x401f8324>;
962	};
963	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_gpio1_io30: IOMUXC_GPIO_AD_B1_14_GPIO1_IO30 {
964		pinmux = <0x401f8134 5 0x0 0 0x401f8324>;
965	};
966	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_kpp_row0: IOMUXC_GPIO_AD_B1_14_KPP_ROW0 {
967		pinmux = <0x401f8134 7 0x0 0 0x401f8324>;
968	};
969	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_lpspi3_sdo: IOMUXC_GPIO_AD_B1_14_LPSPI3_SDO {
970		pinmux = <0x401f8134 2 0x401f8518 1 0x401f8324>;
971	};
972	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_sai1_tx_bclk: IOMUXC_GPIO_AD_B1_14_SAI1_TX_BCLK {
973		pinmux = <0x401f8134 3 0x401f85a8 1 0x401f8324>;
974	};
975	/omit-if-no-ref/ iomuxc_gpio_ad_b1_14_usdhc2_data6: IOMUXC_GPIO_AD_B1_14_USDHC2_DATA6 {
976		pinmux = <0x401f8134 6 0x401f8600 1 0x401f8324>;
977	};
978	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_acmp4_out: IOMUXC_GPIO_AD_B1_15_ACMP4_OUT {
979		pinmux = <0x401f8138 1 0x0 0 0x401f8328>;
980	};
981	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_adc2_in4: IOMUXC_GPIO_AD_B1_15_ADC2_IN4 {
982		pinmux = <0x401f8138 5 0x0 0 0x401f8328>;
983	};
984	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_csi_data02: IOMUXC_GPIO_AD_B1_15_CSI_DATA02 {
985		pinmux = <0x401f8138 4 0x401f8400 0 0x401f8328>;
986	};
987	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_flexspi_a_ss0_b: IOMUXC_GPIO_AD_B1_15_FLEXSPI_A_SS0_B {
988		pinmux = <0x401f8138 0 0x0 0 0x401f8328>;
989	};
990	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_gpio1_io31: IOMUXC_GPIO_AD_B1_15_GPIO1_IO31 {
991		pinmux = <0x401f8138 5 0x0 0 0x401f8328>;
992	};
993	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_kpp_col0: IOMUXC_GPIO_AD_B1_15_KPP_COL0 {
994		pinmux = <0x401f8138 7 0x0 0 0x401f8328>;
995	};
996	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_lpspi3_sck: IOMUXC_GPIO_AD_B1_15_LPSPI3_SCK {
997		pinmux = <0x401f8138 2 0x0 0 0x401f8328>;
998	};
999	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_sai1_tx_sync: IOMUXC_GPIO_AD_B1_15_SAI1_TX_SYNC {
1000		pinmux = <0x401f8138 3 0x401f85ac 1 0x401f8328>;
1001	};
1002	/omit-if-no-ref/ iomuxc_gpio_ad_b1_15_usdhc2_data7: IOMUXC_GPIO_AD_B1_15_USDHC2_DATA7 {
1003		pinmux = <0x401f8138 6 0x401f8604 1 0x401f8328>;
1004	};
1005	/omit-if-no-ref/ iomuxc_gpio_b0_00_flexio2_flexio00: IOMUXC_GPIO_B0_00_FLEXIO2_FLEXIO00 {
1006		pinmux = <0x401f813c 4 0x0 0 0x401f832c>;
1007	};
1008	/omit-if-no-ref/ iomuxc_gpio_b0_00_gpio2_io00: IOMUXC_GPIO_B0_00_GPIO2_IO00 {
1009		pinmux = <0x401f813c 5 0x0 0 0x401f832c>;
1010	};
1011	/omit-if-no-ref/ iomuxc_gpio_b0_00_lcdif_clk: IOMUXC_GPIO_B0_00_LCDIF_CLK {
1012		pinmux = <0x401f813c 0 0x0 0 0x401f832c>;
1013	};
1014	/omit-if-no-ref/ iomuxc_gpio_b0_00_lpspi4_pcs0: IOMUXC_GPIO_B0_00_LPSPI4_PCS0 {
1015		pinmux = <0x401f813c 3 0x401f851c 0 0x401f832c>;
1016	};
1017	/omit-if-no-ref/ iomuxc_gpio_b0_00_mqs_right: IOMUXC_GPIO_B0_00_MQS_RIGHT {
1018		pinmux = <0x401f813c 2 0x0 0 0x401f832c>;
1019	};
1020	/omit-if-no-ref/ iomuxc_gpio_b0_00_qtimer1_timer0: IOMUXC_GPIO_B0_00_QTIMER1_TIMER0 {
1021		pinmux = <0x401f813c 1 0x0 0 0x401f832c>;
1022		gpr = <0x400ac018 0x0 0x0>;
1023	};
1024	/omit-if-no-ref/ iomuxc_gpio_b0_00_semc_csx1: IOMUXC_GPIO_B0_00_SEMC_CSX1 {
1025		pinmux = <0x401f813c 6 0x0 0 0x401f832c>;
1026	};
1027	/omit-if-no-ref/ iomuxc_gpio_b0_01_flexio2_flexio01: IOMUXC_GPIO_B0_01_FLEXIO2_FLEXIO01 {
1028		pinmux = <0x401f8140 4 0x0 0 0x401f8330>;
1029	};
1030	/omit-if-no-ref/ iomuxc_gpio_b0_01_gpio2_io01: IOMUXC_GPIO_B0_01_GPIO2_IO01 {
1031		pinmux = <0x401f8140 5 0x0 0 0x401f8330>;
1032	};
1033	/omit-if-no-ref/ iomuxc_gpio_b0_01_lcdif_enable: IOMUXC_GPIO_B0_01_LCDIF_ENABLE {
1034		pinmux = <0x401f8140 0 0x0 0 0x401f8330>;
1035	};
1036	/omit-if-no-ref/ iomuxc_gpio_b0_01_lpspi4_sdi: IOMUXC_GPIO_B0_01_LPSPI4_SDI {
1037		pinmux = <0x401f8140 3 0x401f8524 0 0x401f8330>;
1038	};
1039	/omit-if-no-ref/ iomuxc_gpio_b0_01_mqs_left: IOMUXC_GPIO_B0_01_MQS_LEFT {
1040		pinmux = <0x401f8140 2 0x0 0 0x401f8330>;
1041	};
1042	/omit-if-no-ref/ iomuxc_gpio_b0_01_qtimer1_timer1: IOMUXC_GPIO_B0_01_QTIMER1_TIMER1 {
1043		pinmux = <0x401f8140 1 0x0 0 0x401f8330>;
1044		gpr = <0x400ac018 0x1 0x0>;
1045	};
1046	/omit-if-no-ref/ iomuxc_gpio_b0_01_semc_csx2: IOMUXC_GPIO_B0_01_SEMC_CSX2 {
1047		pinmux = <0x401f8140 6 0x0 0 0x401f8330>;
1048	};
1049	/omit-if-no-ref/ iomuxc_gpio_b0_02_flexcan1_tx: IOMUXC_GPIO_B0_02_FLEXCAN1_TX {
1050		pinmux = <0x401f8144 2 0x0 0 0x401f8334>;
1051	};
1052	/omit-if-no-ref/ iomuxc_gpio_b0_02_flexio2_flexio02: IOMUXC_GPIO_B0_02_FLEXIO2_FLEXIO02 {
1053		pinmux = <0x401f8144 4 0x0 0 0x401f8334>;
1054	};
1055	/omit-if-no-ref/ iomuxc_gpio_b0_02_gpio2_io02: IOMUXC_GPIO_B0_02_GPIO2_IO02 {
1056		pinmux = <0x401f8144 5 0x0 0 0x401f8334>;
1057	};
1058	/omit-if-no-ref/ iomuxc_gpio_b0_02_lcdif_hsync: IOMUXC_GPIO_B0_02_LCDIF_HSYNC {
1059		pinmux = <0x401f8144 0 0x0 0 0x401f8334>;
1060	};
1061	/omit-if-no-ref/ iomuxc_gpio_b0_02_lpspi4_sdo: IOMUXC_GPIO_B0_02_LPSPI4_SDO {
1062		pinmux = <0x401f8144 3 0x401f8528 0 0x401f8334>;
1063	};
1064	/omit-if-no-ref/ iomuxc_gpio_b0_02_qtimer1_timer2: IOMUXC_GPIO_B0_02_QTIMER1_TIMER2 {
1065		pinmux = <0x401f8144 1 0x0 0 0x401f8334>;
1066		gpr = <0x400ac018 0x2 0x0>;
1067	};
1068	/omit-if-no-ref/ iomuxc_gpio_b0_02_semc_csx3: IOMUXC_GPIO_B0_02_SEMC_CSX3 {
1069		pinmux = <0x401f8144 6 0x0 0 0x401f8334>;
1070	};
1071	/omit-if-no-ref/ iomuxc_gpio_b0_03_flexcan1_rx: IOMUXC_GPIO_B0_03_FLEXCAN1_RX {
1072		pinmux = <0x401f8148 2 0x401f844c 3 0x401f8338>;
1073	};
1074	/omit-if-no-ref/ iomuxc_gpio_b0_03_flexio2_flexio03: IOMUXC_GPIO_B0_03_FLEXIO2_FLEXIO03 {
1075		pinmux = <0x401f8148 4 0x0 0 0x401f8338>;
1076	};
1077	/omit-if-no-ref/ iomuxc_gpio_b0_03_gpio2_io03: IOMUXC_GPIO_B0_03_GPIO2_IO03 {
1078		pinmux = <0x401f8148 5 0x0 0 0x401f8338>;
1079	};
1080	/omit-if-no-ref/ iomuxc_gpio_b0_03_lcdif_vsync: IOMUXC_GPIO_B0_03_LCDIF_VSYNC {
1081		pinmux = <0x401f8148 0 0x0 0 0x401f8338>;
1082	};
1083	/omit-if-no-ref/ iomuxc_gpio_b0_03_lpspi4_sck: IOMUXC_GPIO_B0_03_LPSPI4_SCK {
1084		pinmux = <0x401f8148 3 0x401f8520 0 0x401f8338>;
1085	};
1086	/omit-if-no-ref/ iomuxc_gpio_b0_03_qtimer2_timer0: IOMUXC_GPIO_B0_03_QTIMER2_TIMER0 {
1087		pinmux = <0x401f8148 1 0x401f856c 1 0x401f8338>;
1088		gpr = <0x400ac018 0x4 0x0>;
1089	};
1090	/omit-if-no-ref/ iomuxc_gpio_b0_03_wdog2_rst_b_deb: IOMUXC_GPIO_B0_03_WDOG2_RST_B_DEB {
1091		pinmux = <0x401f8148 6 0x0 0 0x401f8338>;
1092	};
1093	/omit-if-no-ref/ iomuxc_gpio_b0_04_arm_trace0: IOMUXC_GPIO_B0_04_ARM_TRACE0 {
1094		pinmux = <0x401f814c 3 0x0 0 0x401f833c>;
1095	};
1096	/omit-if-no-ref/ iomuxc_gpio_b0_04_flexio2_flexio04: IOMUXC_GPIO_B0_04_FLEXIO2_FLEXIO04 {
1097		pinmux = <0x401f814c 4 0x0 0 0x401f833c>;
1098	};
1099	/omit-if-no-ref/ iomuxc_gpio_b0_04_gpio2_io04: IOMUXC_GPIO_B0_04_GPIO2_IO04 {
1100		pinmux = <0x401f814c 5 0x0 0 0x401f833c>;
1101	};
1102	/omit-if-no-ref/ iomuxc_gpio_b0_04_lcdif_data00: IOMUXC_GPIO_B0_04_LCDIF_DATA00 {
1103		pinmux = <0x401f814c 0 0x0 0 0x401f833c>;
1104	};
1105	/omit-if-no-ref/ iomuxc_gpio_b0_04_lpi2c2_scl: IOMUXC_GPIO_B0_04_LPI2C2_SCL {
1106		pinmux = <0x401f814c 2 0x401f84d4 1 0x401f833c>;
1107	};
1108	/omit-if-no-ref/ iomuxc_gpio_b0_04_qtimer2_timer1: IOMUXC_GPIO_B0_04_QTIMER2_TIMER1 {
1109		pinmux = <0x401f814c 1 0x401f8570 1 0x401f833c>;
1110		gpr = <0x400ac018 0x5 0x0>;
1111	};
1112	/omit-if-no-ref/ iomuxc_gpio_b0_04_src_bt_cfg0: IOMUXC_GPIO_B0_04_SRC_BT_CFG0 {
1113		pinmux = <0x401f814c 6 0x0 0 0x401f833c>;
1114	};
1115	/omit-if-no-ref/ iomuxc_gpio_b0_05_arm_trace1: IOMUXC_GPIO_B0_05_ARM_TRACE1 {
1116		pinmux = <0x401f8150 3 0x0 0 0x401f8340>;
1117	};
1118	/omit-if-no-ref/ iomuxc_gpio_b0_05_flexio2_flexio05: IOMUXC_GPIO_B0_05_FLEXIO2_FLEXIO05 {
1119		pinmux = <0x401f8150 4 0x0 0 0x401f8340>;
1120	};
1121	/omit-if-no-ref/ iomuxc_gpio_b0_05_gpio2_io05: IOMUXC_GPIO_B0_05_GPIO2_IO05 {
1122		pinmux = <0x401f8150 5 0x0 0 0x401f8340>;
1123	};
1124	/omit-if-no-ref/ iomuxc_gpio_b0_05_lcdif_data01: IOMUXC_GPIO_B0_05_LCDIF_DATA01 {
1125		pinmux = <0x401f8150 0 0x0 0 0x401f8340>;
1126	};
1127	/omit-if-no-ref/ iomuxc_gpio_b0_05_lpi2c2_sda: IOMUXC_GPIO_B0_05_LPI2C2_SDA {
1128		pinmux = <0x401f8150 2 0x401f84d8 1 0x401f8340>;
1129	};
1130	/omit-if-no-ref/ iomuxc_gpio_b0_05_qtimer2_timer2: IOMUXC_GPIO_B0_05_QTIMER2_TIMER2 {
1131		pinmux = <0x401f8150 1 0x401f8574 1 0x401f8340>;
1132		gpr = <0x400ac018 0x6 0x0>;
1133	};
1134	/omit-if-no-ref/ iomuxc_gpio_b0_05_src_bt_cfg1: IOMUXC_GPIO_B0_05_SRC_BT_CFG1 {
1135		pinmux = <0x401f8150 6 0x0 0 0x401f8340>;
1136	};
1137	/omit-if-no-ref/ iomuxc_gpio_b0_06_arm_trace2: IOMUXC_GPIO_B0_06_ARM_TRACE2 {
1138		pinmux = <0x401f8154 3 0x0 0 0x401f8344>;
1139	};
1140	/omit-if-no-ref/ iomuxc_gpio_b0_06_flexio2_flexio06: IOMUXC_GPIO_B0_06_FLEXIO2_FLEXIO06 {
1141		pinmux = <0x401f8154 4 0x0 0 0x401f8344>;
1142	};
1143	/omit-if-no-ref/ iomuxc_gpio_b0_06_flexpwm2_pwma0: IOMUXC_GPIO_B0_06_FLEXPWM2_PWMA0 {
1144		pinmux = <0x401f8154 2 0x401f8478 1 0x401f8344>;
1145	};
1146	/omit-if-no-ref/ iomuxc_gpio_b0_06_gpio2_io06: IOMUXC_GPIO_B0_06_GPIO2_IO06 {
1147		pinmux = <0x401f8154 5 0x0 0 0x401f8344>;
1148	};
1149	/omit-if-no-ref/ iomuxc_gpio_b0_06_lcdif_data02: IOMUXC_GPIO_B0_06_LCDIF_DATA02 {
1150		pinmux = <0x401f8154 0 0x0 0 0x401f8344>;
1151	};
1152	/omit-if-no-ref/ iomuxc_gpio_b0_06_qtimer3_timer0: IOMUXC_GPIO_B0_06_QTIMER3_TIMER0 {
1153		pinmux = <0x401f8154 1 0x401f857c 2 0x401f8344>;
1154		gpr = <0x400ac018 0x8 0x0>;
1155	};
1156	/omit-if-no-ref/ iomuxc_gpio_b0_06_src_bt_cfg2: IOMUXC_GPIO_B0_06_SRC_BT_CFG2 {
1157		pinmux = <0x401f8154 6 0x0 0 0x401f8344>;
1158	};
1159	/omit-if-no-ref/ iomuxc_gpio_b0_07_arm_trace3: IOMUXC_GPIO_B0_07_ARM_TRACE3 {
1160		pinmux = <0x401f8158 3 0x0 0 0x401f8348>;
1161	};
1162	/omit-if-no-ref/ iomuxc_gpio_b0_07_flexio2_flexio07: IOMUXC_GPIO_B0_07_FLEXIO2_FLEXIO07 {
1163		pinmux = <0x401f8158 4 0x0 0 0x401f8348>;
1164	};
1165	/omit-if-no-ref/ iomuxc_gpio_b0_07_flexpwm2_pwmb0: IOMUXC_GPIO_B0_07_FLEXPWM2_PWMB0 {
1166		pinmux = <0x401f8158 2 0x401f8488 1 0x401f8348>;
1167	};
1168	/omit-if-no-ref/ iomuxc_gpio_b0_07_gpio2_io07: IOMUXC_GPIO_B0_07_GPIO2_IO07 {
1169		pinmux = <0x401f8158 5 0x0 0 0x401f8348>;
1170	};
1171	/omit-if-no-ref/ iomuxc_gpio_b0_07_lcdif_data03: IOMUXC_GPIO_B0_07_LCDIF_DATA03 {
1172		pinmux = <0x401f8158 0 0x0 0 0x401f8348>;
1173	};
1174	/omit-if-no-ref/ iomuxc_gpio_b0_07_qtimer3_timer1: IOMUXC_GPIO_B0_07_QTIMER3_TIMER1 {
1175		pinmux = <0x401f8158 1 0x401f8580 2 0x401f8348>;
1176		gpr = <0x400ac018 0x9 0x0>;
1177	};
1178	/omit-if-no-ref/ iomuxc_gpio_b0_07_src_bt_cfg3: IOMUXC_GPIO_B0_07_SRC_BT_CFG3 {
1179		pinmux = <0x401f8158 6 0x0 0 0x401f8348>;
1180	};
1181	/omit-if-no-ref/ iomuxc_gpio_b0_08_flexio2_flexio08: IOMUXC_GPIO_B0_08_FLEXIO2_FLEXIO08 {
1182		pinmux = <0x401f815c 4 0x0 0 0x401f834c>;
1183	};
1184	/omit-if-no-ref/ iomuxc_gpio_b0_08_flexpwm2_pwma1: IOMUXC_GPIO_B0_08_FLEXPWM2_PWMA1 {
1185		pinmux = <0x401f815c 2 0x401f847c 1 0x401f834c>;
1186	};
1187	/omit-if-no-ref/ iomuxc_gpio_b0_08_gpio2_io08: IOMUXC_GPIO_B0_08_GPIO2_IO08 {
1188		pinmux = <0x401f815c 5 0x0 0 0x401f834c>;
1189	};
1190	/omit-if-no-ref/ iomuxc_gpio_b0_08_lcdif_data04: IOMUXC_GPIO_B0_08_LCDIF_DATA04 {
1191		pinmux = <0x401f815c 0 0x0 0 0x401f834c>;
1192	};
1193	/omit-if-no-ref/ iomuxc_gpio_b0_08_lpuart3_tx: IOMUXC_GPIO_B0_08_LPUART3_TX {
1194		pinmux = <0x401f815c 3 0x401f853c 2 0x401f834c>;
1195	};
1196	/omit-if-no-ref/ iomuxc_gpio_b0_08_qtimer3_timer2: IOMUXC_GPIO_B0_08_QTIMER3_TIMER2 {
1197		pinmux = <0x401f815c 1 0x401f8584 2 0x401f834c>;
1198		gpr = <0x400ac018 0xa 0x0>;
1199	};
1200	/omit-if-no-ref/ iomuxc_gpio_b0_08_src_bt_cfg4: IOMUXC_GPIO_B0_08_SRC_BT_CFG4 {
1201		pinmux = <0x401f815c 6 0x0 0 0x401f834c>;
1202	};
1203	/omit-if-no-ref/ iomuxc_gpio_b0_09_flexio2_flexio09: IOMUXC_GPIO_B0_09_FLEXIO2_FLEXIO09 {
1204		pinmux = <0x401f8160 4 0x0 0 0x401f8350>;
1205	};
1206	/omit-if-no-ref/ iomuxc_gpio_b0_09_flexpwm2_pwmb1: IOMUXC_GPIO_B0_09_FLEXPWM2_PWMB1 {
1207		pinmux = <0x401f8160 2 0x401f848c 1 0x401f8350>;
1208	};
1209	/omit-if-no-ref/ iomuxc_gpio_b0_09_gpio2_io09: IOMUXC_GPIO_B0_09_GPIO2_IO09 {
1210		pinmux = <0x401f8160 5 0x0 0 0x401f8350>;
1211	};
1212	/omit-if-no-ref/ iomuxc_gpio_b0_09_lcdif_data05: IOMUXC_GPIO_B0_09_LCDIF_DATA05 {
1213		pinmux = <0x401f8160 0 0x0 0 0x401f8350>;
1214	};
1215	/omit-if-no-ref/ iomuxc_gpio_b0_09_lpuart3_rx: IOMUXC_GPIO_B0_09_LPUART3_RX {
1216		pinmux = <0x401f8160 3 0x401f8538 2 0x401f8350>;
1217	};
1218	/omit-if-no-ref/ iomuxc_gpio_b0_09_qtimer4_timer0: IOMUXC_GPIO_B0_09_QTIMER4_TIMER0 {
1219		pinmux = <0x401f8160 1 0x0 0 0x401f8350>;
1220		gpr = <0x400ac018 0xc 0x0>;
1221	};
1222	/omit-if-no-ref/ iomuxc_gpio_b0_09_src_bt_cfg5: IOMUXC_GPIO_B0_09_SRC_BT_CFG5 {
1223		pinmux = <0x401f8160 6 0x0 0 0x401f8350>;
1224	};
1225	/omit-if-no-ref/ iomuxc_gpio_b0_10_flexio2_flexio10: IOMUXC_GPIO_B0_10_FLEXIO2_FLEXIO10 {
1226		pinmux = <0x401f8164 4 0x0 0 0x401f8354>;
1227	};
1228	/omit-if-no-ref/ iomuxc_gpio_b0_10_flexpwm2_pwma2: IOMUXC_GPIO_B0_10_FLEXPWM2_PWMA2 {
1229		pinmux = <0x401f8164 2 0x401f8480 1 0x401f8354>;
1230	};
1231	/omit-if-no-ref/ iomuxc_gpio_b0_10_gpio2_io10: IOMUXC_GPIO_B0_10_GPIO2_IO10 {
1232		pinmux = <0x401f8164 5 0x0 0 0x401f8354>;
1233	};
1234	/omit-if-no-ref/ iomuxc_gpio_b0_10_lcdif_data06: IOMUXC_GPIO_B0_10_LCDIF_DATA06 {
1235		pinmux = <0x401f8164 0 0x0 0 0x401f8354>;
1236	};
1237	/omit-if-no-ref/ iomuxc_gpio_b0_10_qtimer4_timer1: IOMUXC_GPIO_B0_10_QTIMER4_TIMER1 {
1238		pinmux = <0x401f8164 1 0x0 0 0x401f8354>;
1239		gpr = <0x400ac018 0xd 0x0>;
1240	};
1241	/omit-if-no-ref/ iomuxc_gpio_b0_10_sai1_tx_data3: IOMUXC_GPIO_B0_10_SAI1_TX_DATA3 {
1242		pinmux = <0x401f8164 3 0x401f8598 1 0x401f8354>;
1243	};
1244	/omit-if-no-ref/ iomuxc_gpio_b0_10_src_bt_cfg6: IOMUXC_GPIO_B0_10_SRC_BT_CFG6 {
1245		pinmux = <0x401f8164 6 0x0 0 0x401f8354>;
1246	};
1247	/omit-if-no-ref/ iomuxc_gpio_b0_11_flexio2_flexio11: IOMUXC_GPIO_B0_11_FLEXIO2_FLEXIO11 {
1248		pinmux = <0x401f8168 4 0x0 0 0x401f8358>;
1249	};
1250	/omit-if-no-ref/ iomuxc_gpio_b0_11_flexpwm2_pwmb2: IOMUXC_GPIO_B0_11_FLEXPWM2_PWMB2 {
1251		pinmux = <0x401f8168 2 0x401f8490 1 0x401f8358>;
1252	};
1253	/omit-if-no-ref/ iomuxc_gpio_b0_11_gpio2_io11: IOMUXC_GPIO_B0_11_GPIO2_IO11 {
1254		pinmux = <0x401f8168 5 0x0 0 0x401f8358>;
1255	};
1256	/omit-if-no-ref/ iomuxc_gpio_b0_11_lcdif_data07: IOMUXC_GPIO_B0_11_LCDIF_DATA07 {
1257		pinmux = <0x401f8168 0 0x0 0 0x401f8358>;
1258	};
1259	/omit-if-no-ref/ iomuxc_gpio_b0_11_qtimer4_timer2: IOMUXC_GPIO_B0_11_QTIMER4_TIMER2 {
1260		pinmux = <0x401f8168 1 0x0 0 0x401f8358>;
1261		gpr = <0x400ac018 0xe 0x0>;
1262	};
1263	/omit-if-no-ref/ iomuxc_gpio_b0_11_sai1_tx_data2: IOMUXC_GPIO_B0_11_SAI1_TX_DATA2 {
1264		pinmux = <0x401f8168 3 0x401f859c 1 0x401f8358>;
1265	};
1266	/omit-if-no-ref/ iomuxc_gpio_b0_11_src_bt_cfg7: IOMUXC_GPIO_B0_11_SRC_BT_CFG7 {
1267		pinmux = <0x401f8168 6 0x0 0 0x401f8358>;
1268	};
1269	/omit-if-no-ref/ iomuxc_gpio_b0_12_arm_trace_clk: IOMUXC_GPIO_B0_12_ARM_TRACE_CLK {
1270		pinmux = <0x401f816c 2 0x0 0 0x401f835c>;
1271	};
1272	/omit-if-no-ref/ iomuxc_gpio_b0_12_flexio2_flexio12: IOMUXC_GPIO_B0_12_FLEXIO2_FLEXIO12 {
1273		pinmux = <0x401f816c 4 0x0 0 0x401f835c>;
1274	};
1275	/omit-if-no-ref/ iomuxc_gpio_b0_12_gpio2_io12: IOMUXC_GPIO_B0_12_GPIO2_IO12 {
1276		pinmux = <0x401f816c 5 0x0 0 0x401f835c>;
1277	};
1278	/omit-if-no-ref/ iomuxc_gpio_b0_12_lcdif_data08: IOMUXC_GPIO_B0_12_LCDIF_DATA08 {
1279		pinmux = <0x401f816c 0 0x0 0 0x401f835c>;
1280	};
1281	/omit-if-no-ref/ iomuxc_gpio_b0_12_sai1_tx_data1: IOMUXC_GPIO_B0_12_SAI1_TX_DATA1 {
1282		pinmux = <0x401f816c 3 0x401f85a0 1 0x401f835c>;
1283	};
1284	/omit-if-no-ref/ iomuxc_gpio_b0_12_src_bt_cfg8: IOMUXC_GPIO_B0_12_SRC_BT_CFG8 {
1285		pinmux = <0x401f816c 6 0x0 0 0x401f835c>;
1286	};
1287	/omit-if-no-ref/ iomuxc_gpio_b0_12_xbar1_xbar_in10: IOMUXC_GPIO_B0_12_XBAR1_XBAR_IN10 {
1288		pinmux = <0x401f816c 1 0x0 0 0x401f835c>;
1289		gpr = <0x400ac018 0x16 0x0>;
1290	};
1291	/omit-if-no-ref/ iomuxc_gpio_b0_12_xbar1_xbar_inout10: IOMUXC_GPIO_B0_12_XBAR1_XBAR_INOUT10 {
1292		pinmux = <0x401f816c 1 0x0 0 0x401f835c>;
1293		gpr = <0x400ac018 0x16 0x0>;
1294	};
1295	/omit-if-no-ref/ iomuxc_gpio_b0_13_arm_trace_swo: IOMUXC_GPIO_B0_13_ARM_TRACE_SWO {
1296		pinmux = <0x401f8170 2 0x0 0 0x401f8360>;
1297	};
1298	/omit-if-no-ref/ iomuxc_gpio_b0_13_flexio2_flexio13: IOMUXC_GPIO_B0_13_FLEXIO2_FLEXIO13 {
1299		pinmux = <0x401f8170 4 0x0 0 0x401f8360>;
1300	};
1301	/omit-if-no-ref/ iomuxc_gpio_b0_13_gpio2_io13: IOMUXC_GPIO_B0_13_GPIO2_IO13 {
1302		pinmux = <0x401f8170 5 0x0 0 0x401f8360>;
1303	};
1304	/omit-if-no-ref/ iomuxc_gpio_b0_13_lcdif_data09: IOMUXC_GPIO_B0_13_LCDIF_DATA09 {
1305		pinmux = <0x401f8170 0 0x0 0 0x401f8360>;
1306	};
1307	/omit-if-no-ref/ iomuxc_gpio_b0_13_sai1_mclk: IOMUXC_GPIO_B0_13_SAI1_MCLK {
1308		pinmux = <0x401f8170 3 0x401f858c 2 0x401f8360>;
1309	};
1310	/omit-if-no-ref/ iomuxc_gpio_b0_13_src_bt_cfg9: IOMUXC_GPIO_B0_13_SRC_BT_CFG9 {
1311		pinmux = <0x401f8170 6 0x0 0 0x401f8360>;
1312	};
1313	/omit-if-no-ref/ iomuxc_gpio_b0_13_xbar1_xbar_in11: IOMUXC_GPIO_B0_13_XBAR1_XBAR_IN11 {
1314		pinmux = <0x401f8170 1 0x0 0 0x401f8360>;
1315		gpr = <0x400ac018 0x17 0x0>;
1316	};
1317	/omit-if-no-ref/ iomuxc_gpio_b0_13_xbar1_xbar_inout11: IOMUXC_GPIO_B0_13_XBAR1_XBAR_INOUT11 {
1318		pinmux = <0x401f8170 1 0x0 0 0x401f8360>;
1319		gpr = <0x400ac018 0x17 0x0>;
1320	};
1321	/omit-if-no-ref/ iomuxc_gpio_b0_14_arm_cm7_txev: IOMUXC_GPIO_B0_14_ARM_CM7_TXEV {
1322		pinmux = <0x401f8174 2 0x0 0 0x401f8364>;
1323	};
1324	/omit-if-no-ref/ iomuxc_gpio_b0_14_flexio2_flexio14: IOMUXC_GPIO_B0_14_FLEXIO2_FLEXIO14 {
1325		pinmux = <0x401f8174 4 0x0 0 0x401f8364>;
1326	};
1327	/omit-if-no-ref/ iomuxc_gpio_b0_14_gpio2_io14: IOMUXC_GPIO_B0_14_GPIO2_IO14 {
1328		pinmux = <0x401f8174 5 0x0 0 0x401f8364>;
1329	};
1330	/omit-if-no-ref/ iomuxc_gpio_b0_14_lcdif_data10: IOMUXC_GPIO_B0_14_LCDIF_DATA10 {
1331		pinmux = <0x401f8174 0 0x0 0 0x401f8364>;
1332	};
1333	/omit-if-no-ref/ iomuxc_gpio_b0_14_sai1_rx_sync: IOMUXC_GPIO_B0_14_SAI1_RX_SYNC {
1334		pinmux = <0x401f8174 3 0x401f85a4 2 0x401f8364>;
1335	};
1336	/omit-if-no-ref/ iomuxc_gpio_b0_14_src_bt_cfg10: IOMUXC_GPIO_B0_14_SRC_BT_CFG10 {
1337		pinmux = <0x401f8174 6 0x0 0 0x401f8364>;
1338	};
1339	/omit-if-no-ref/ iomuxc_gpio_b0_14_xbar1_xbar_in12: IOMUXC_GPIO_B0_14_XBAR1_XBAR_IN12 {
1340		pinmux = <0x401f8174 1 0x0 0 0x401f8364>;
1341		gpr = <0x400ac018 0x18 0x0>;
1342	};
1343	/omit-if-no-ref/ iomuxc_gpio_b0_14_xbar1_xbar_inout12: IOMUXC_GPIO_B0_14_XBAR1_XBAR_INOUT12 {
1344		pinmux = <0x401f8174 1 0x0 0 0x401f8364>;
1345		gpr = <0x400ac018 0x18 0x0>;
1346	};
1347	/omit-if-no-ref/ iomuxc_gpio_b0_15_arm_cm7_rxev: IOMUXC_GPIO_B0_15_ARM_CM7_RXEV {
1348		pinmux = <0x401f8178 2 0x0 0 0x401f8368>;
1349	};
1350	/omit-if-no-ref/ iomuxc_gpio_b0_15_flexio2_flexio15: IOMUXC_GPIO_B0_15_FLEXIO2_FLEXIO15 {
1351		pinmux = <0x401f8178 4 0x0 0 0x401f8368>;
1352	};
1353	/omit-if-no-ref/ iomuxc_gpio_b0_15_gpio2_io15: IOMUXC_GPIO_B0_15_GPIO2_IO15 {
1354		pinmux = <0x401f8178 5 0x0 0 0x401f8368>;
1355	};
1356	/omit-if-no-ref/ iomuxc_gpio_b0_15_lcdif_data11: IOMUXC_GPIO_B0_15_LCDIF_DATA11 {
1357		pinmux = <0x401f8178 0 0x0 0 0x401f8368>;
1358	};
1359	/omit-if-no-ref/ iomuxc_gpio_b0_15_sai1_rx_bclk: IOMUXC_GPIO_B0_15_SAI1_RX_BCLK {
1360		pinmux = <0x401f8178 3 0x401f8590 2 0x401f8368>;
1361	};
1362	/omit-if-no-ref/ iomuxc_gpio_b0_15_src_bt_cfg11: IOMUXC_GPIO_B0_15_SRC_BT_CFG11 {
1363		pinmux = <0x401f8178 6 0x0 0 0x401f8368>;
1364	};
1365	/omit-if-no-ref/ iomuxc_gpio_b0_15_xbar1_xbar_in13: IOMUXC_GPIO_B0_15_XBAR1_XBAR_IN13 {
1366		pinmux = <0x401f8178 1 0x0 0 0x401f8368>;
1367		gpr = <0x400ac018 0x19 0x0>;
1368	};
1369	/omit-if-no-ref/ iomuxc_gpio_b0_15_xbar1_xbar_inout13: IOMUXC_GPIO_B0_15_XBAR1_XBAR_INOUT13 {
1370		pinmux = <0x401f8178 1 0x0 0 0x401f8368>;
1371		gpr = <0x400ac018 0x19 0x0>;
1372	};
1373	/omit-if-no-ref/ iomuxc_gpio_b1_00_flexio2_flexio16: IOMUXC_GPIO_B1_00_FLEXIO2_FLEXIO16 {
1374		pinmux = <0x401f817c 4 0x0 0 0x401f836c>;
1375	};
1376	/omit-if-no-ref/ iomuxc_gpio_b1_00_flexpwm1_pwma3: IOMUXC_GPIO_B1_00_FLEXPWM1_PWMA3 {
1377		pinmux = <0x401f817c 6 0x401f8454 4 0x401f836c>;
1378	};
1379	/omit-if-no-ref/ iomuxc_gpio_b1_00_gpio2_io16: IOMUXC_GPIO_B1_00_GPIO2_IO16 {
1380		pinmux = <0x401f817c 5 0x0 0 0x401f836c>;
1381	};
1382	/omit-if-no-ref/ iomuxc_gpio_b1_00_lcdif_data12: IOMUXC_GPIO_B1_00_LCDIF_DATA12 {
1383		pinmux = <0x401f817c 0 0x0 0 0x401f836c>;
1384	};
1385	/omit-if-no-ref/ iomuxc_gpio_b1_00_lpuart4_tx: IOMUXC_GPIO_B1_00_LPUART4_TX {
1386		pinmux = <0x401f817c 2 0x401f8544 2 0x401f836c>;
1387	};
1388	/omit-if-no-ref/ iomuxc_gpio_b1_00_sai1_rx_data0: IOMUXC_GPIO_B1_00_SAI1_RX_DATA0 {
1389		pinmux = <0x401f817c 3 0x401f8594 2 0x401f836c>;
1390	};
1391	/omit-if-no-ref/ iomuxc_gpio_b1_00_xbar1_xbar_in14: IOMUXC_GPIO_B1_00_XBAR1_XBAR_IN14 {
1392		pinmux = <0x401f817c 1 0x401f8644 1 0x401f836c>;
1393		gpr = <0x400ac018 0x1a 0x0>;
1394	};
1395	/omit-if-no-ref/ iomuxc_gpio_b1_00_xbar1_xbar_inout14: IOMUXC_GPIO_B1_00_XBAR1_XBAR_INOUT14 {
1396		pinmux = <0x401f817c 1 0x401f8644 1 0x401f836c>;
1397		gpr = <0x400ac018 0x1a 0x0>;
1398	};
1399	/omit-if-no-ref/ iomuxc_gpio_b1_01_flexio2_flexio17: IOMUXC_GPIO_B1_01_FLEXIO2_FLEXIO17 {
1400		pinmux = <0x401f8180 4 0x0 0 0x401f8370>;
1401	};
1402	/omit-if-no-ref/ iomuxc_gpio_b1_01_flexpwm1_pwmb3: IOMUXC_GPIO_B1_01_FLEXPWM1_PWMB3 {
1403		pinmux = <0x401f8180 6 0x401f8464 4 0x401f8370>;
1404	};
1405	/omit-if-no-ref/ iomuxc_gpio_b1_01_gpio2_io17: IOMUXC_GPIO_B1_01_GPIO2_IO17 {
1406		pinmux = <0x401f8180 5 0x0 0 0x401f8370>;
1407	};
1408	/omit-if-no-ref/ iomuxc_gpio_b1_01_lcdif_data13: IOMUXC_GPIO_B1_01_LCDIF_DATA13 {
1409		pinmux = <0x401f8180 0 0x0 0 0x401f8370>;
1410	};
1411	/omit-if-no-ref/ iomuxc_gpio_b1_01_lpuart4_rx: IOMUXC_GPIO_B1_01_LPUART4_RX {
1412		pinmux = <0x401f8180 2 0x401f8540 2 0x401f8370>;
1413	};
1414	/omit-if-no-ref/ iomuxc_gpio_b1_01_sai1_tx_data0: IOMUXC_GPIO_B1_01_SAI1_TX_DATA0 {
1415		pinmux = <0x401f8180 3 0x0 0 0x401f8370>;
1416	};
1417	/omit-if-no-ref/ iomuxc_gpio_b1_01_xbar1_xbar_in15: IOMUXC_GPIO_B1_01_XBAR1_XBAR_IN15 {
1418		pinmux = <0x401f8180 1 0x401f8648 1 0x401f8370>;
1419		gpr = <0x400ac018 0x1b 0x0>;
1420	};
1421	/omit-if-no-ref/ iomuxc_gpio_b1_01_xbar1_xbar_inout15: IOMUXC_GPIO_B1_01_XBAR1_XBAR_INOUT15 {
1422		pinmux = <0x401f8180 1 0x401f8648 1 0x401f8370>;
1423		gpr = <0x400ac018 0x1b 0x0>;
1424	};
1425	/omit-if-no-ref/ iomuxc_gpio_b1_02_flexio2_flexio18: IOMUXC_GPIO_B1_02_FLEXIO2_FLEXIO18 {
1426		pinmux = <0x401f8184 4 0x0 0 0x401f8374>;
1427	};
1428	/omit-if-no-ref/ iomuxc_gpio_b1_02_flexpwm2_pwma3: IOMUXC_GPIO_B1_02_FLEXPWM2_PWMA3 {
1429		pinmux = <0x401f8184 6 0x401f8474 4 0x401f8374>;
1430	};
1431	/omit-if-no-ref/ iomuxc_gpio_b1_02_gpio2_io18: IOMUXC_GPIO_B1_02_GPIO2_IO18 {
1432		pinmux = <0x401f8184 5 0x0 0 0x401f8374>;
1433	};
1434	/omit-if-no-ref/ iomuxc_gpio_b1_02_lcdif_data14: IOMUXC_GPIO_B1_02_LCDIF_DATA14 {
1435		pinmux = <0x401f8184 0 0x0 0 0x401f8374>;
1436	};
1437	/omit-if-no-ref/ iomuxc_gpio_b1_02_lpspi4_pcs2: IOMUXC_GPIO_B1_02_LPSPI4_PCS2 {
1438		pinmux = <0x401f8184 2 0x0 0 0x401f8374>;
1439	};
1440	/omit-if-no-ref/ iomuxc_gpio_b1_02_sai1_tx_bclk: IOMUXC_GPIO_B1_02_SAI1_TX_BCLK {
1441		pinmux = <0x401f8184 3 0x401f85a8 2 0x401f8374>;
1442	};
1443	/omit-if-no-ref/ iomuxc_gpio_b1_02_xbar1_xbar_in16: IOMUXC_GPIO_B1_02_XBAR1_XBAR_IN16 {
1444		pinmux = <0x401f8184 1 0x401f864c 1 0x401f8374>;
1445		gpr = <0x400ac018 0x1c 0x0>;
1446	};
1447	/omit-if-no-ref/ iomuxc_gpio_b1_02_xbar1_xbar_inout16: IOMUXC_GPIO_B1_02_XBAR1_XBAR_INOUT16 {
1448		pinmux = <0x401f8184 1 0x401f864c 1 0x401f8374>;
1449		gpr = <0x400ac018 0x1c 0x0>;
1450	};
1451	/omit-if-no-ref/ iomuxc_gpio_b1_03_flexio2_flexio19: IOMUXC_GPIO_B1_03_FLEXIO2_FLEXIO19 {
1452		pinmux = <0x401f8188 4 0x0 0 0x401f8378>;
1453	};
1454	/omit-if-no-ref/ iomuxc_gpio_b1_03_flexpwm2_pwmb3: IOMUXC_GPIO_B1_03_FLEXPWM2_PWMB3 {
1455		pinmux = <0x401f8188 6 0x401f8484 3 0x401f8378>;
1456	};
1457	/omit-if-no-ref/ iomuxc_gpio_b1_03_gpio2_io19: IOMUXC_GPIO_B1_03_GPIO2_IO19 {
1458		pinmux = <0x401f8188 5 0x0 0 0x401f8378>;
1459	};
1460	/omit-if-no-ref/ iomuxc_gpio_b1_03_lcdif_data15: IOMUXC_GPIO_B1_03_LCDIF_DATA15 {
1461		pinmux = <0x401f8188 0 0x0 0 0x401f8378>;
1462	};
1463	/omit-if-no-ref/ iomuxc_gpio_b1_03_lpspi4_pcs1: IOMUXC_GPIO_B1_03_LPSPI4_PCS1 {
1464		pinmux = <0x401f8188 2 0x0 0 0x401f8378>;
1465	};
1466	/omit-if-no-ref/ iomuxc_gpio_b1_03_sai1_tx_sync: IOMUXC_GPIO_B1_03_SAI1_TX_SYNC {
1467		pinmux = <0x401f8188 3 0x401f85ac 2 0x401f8378>;
1468	};
1469	/omit-if-no-ref/ iomuxc_gpio_b1_03_xbar1_xbar_in17: IOMUXC_GPIO_B1_03_XBAR1_XBAR_IN17 {
1470		pinmux = <0x401f8188 1 0x401f862c 3 0x401f8378>;
1471		gpr = <0x400ac018 0x1d 0x0>;
1472	};
1473	/omit-if-no-ref/ iomuxc_gpio_b1_03_xbar1_xbar_inout17: IOMUXC_GPIO_B1_03_XBAR1_XBAR_INOUT17 {
1474		pinmux = <0x401f8188 1 0x401f862c 3 0x401f8378>;
1475		gpr = <0x400ac018 0x1d 0x0>;
1476	};
1477	/omit-if-no-ref/ iomuxc_gpio_b1_04_csi_data15: IOMUXC_GPIO_B1_04_CSI_DATA15 {
1478		pinmux = <0x401f818c 2 0x0 0 0x401f837c>;
1479	};
1480	/omit-if-no-ref/ iomuxc_gpio_b1_04_enet_rx_data0: IOMUXC_GPIO_B1_04_ENET_RX_DATA0 {
1481		pinmux = <0x401f818c 3 0x401f8434 1 0x401f837c>;
1482	};
1483	/omit-if-no-ref/ iomuxc_gpio_b1_04_flexio2_flexio20: IOMUXC_GPIO_B1_04_FLEXIO2_FLEXIO20 {
1484		pinmux = <0x401f818c 4 0x0 0 0x401f837c>;
1485	};
1486	/omit-if-no-ref/ iomuxc_gpio_b1_04_gpio2_io20: IOMUXC_GPIO_B1_04_GPIO2_IO20 {
1487		pinmux = <0x401f818c 5 0x0 0 0x401f837c>;
1488	};
1489	/omit-if-no-ref/ iomuxc_gpio_b1_04_lcdif_data16: IOMUXC_GPIO_B1_04_LCDIF_DATA16 {
1490		pinmux = <0x401f818c 0 0x0 0 0x401f837c>;
1491	};
1492	/omit-if-no-ref/ iomuxc_gpio_b1_04_lpspi4_pcs0: IOMUXC_GPIO_B1_04_LPSPI4_PCS0 {
1493		pinmux = <0x401f818c 1 0x401f851c 1 0x401f837c>;
1494	};
1495	/omit-if-no-ref/ iomuxc_gpio_b1_05_csi_data14: IOMUXC_GPIO_B1_05_CSI_DATA14 {
1496		pinmux = <0x401f8190 2 0x0 0 0x401f8380>;
1497	};
1498	/omit-if-no-ref/ iomuxc_gpio_b1_05_enet_rx_data1: IOMUXC_GPIO_B1_05_ENET_RX_DATA1 {
1499		pinmux = <0x401f8190 3 0x401f8438 1 0x401f8380>;
1500	};
1501	/omit-if-no-ref/ iomuxc_gpio_b1_05_flexio2_flexio21: IOMUXC_GPIO_B1_05_FLEXIO2_FLEXIO21 {
1502		pinmux = <0x401f8190 4 0x0 0 0x401f8380>;
1503	};
1504	/omit-if-no-ref/ iomuxc_gpio_b1_05_gpio2_io21: IOMUXC_GPIO_B1_05_GPIO2_IO21 {
1505		pinmux = <0x401f8190 5 0x0 0 0x401f8380>;
1506	};
1507	/omit-if-no-ref/ iomuxc_gpio_b1_05_lcdif_data17: IOMUXC_GPIO_B1_05_LCDIF_DATA17 {
1508		pinmux = <0x401f8190 0 0x0 0 0x401f8380>;
1509	};
1510	/omit-if-no-ref/ iomuxc_gpio_b1_05_lpspi4_sdi: IOMUXC_GPIO_B1_05_LPSPI4_SDI {
1511		pinmux = <0x401f8190 1 0x401f8524 1 0x401f8380>;
1512	};
1513	/omit-if-no-ref/ iomuxc_gpio_b1_06_csi_data13: IOMUXC_GPIO_B1_06_CSI_DATA13 {
1514		pinmux = <0x401f8194 2 0x0 0 0x401f8384>;
1515	};
1516	/omit-if-no-ref/ iomuxc_gpio_b1_06_enet_rx_en: IOMUXC_GPIO_B1_06_ENET_RX_EN {
1517		pinmux = <0x401f8194 3 0x401f843c 1 0x401f8384>;
1518	};
1519	/omit-if-no-ref/ iomuxc_gpio_b1_06_flexio2_flexio22: IOMUXC_GPIO_B1_06_FLEXIO2_FLEXIO22 {
1520		pinmux = <0x401f8194 4 0x0 0 0x401f8384>;
1521	};
1522	/omit-if-no-ref/ iomuxc_gpio_b1_06_gpio2_io22: IOMUXC_GPIO_B1_06_GPIO2_IO22 {
1523		pinmux = <0x401f8194 5 0x0 0 0x401f8384>;
1524	};
1525	/omit-if-no-ref/ iomuxc_gpio_b1_06_lcdif_data18: IOMUXC_GPIO_B1_06_LCDIF_DATA18 {
1526		pinmux = <0x401f8194 0 0x0 0 0x401f8384>;
1527	};
1528	/omit-if-no-ref/ iomuxc_gpio_b1_06_lpspi4_sdo: IOMUXC_GPIO_B1_06_LPSPI4_SDO {
1529		pinmux = <0x401f8194 1 0x401f8528 1 0x401f8384>;
1530	};
1531	/omit-if-no-ref/ iomuxc_gpio_b1_07_csi_data12: IOMUXC_GPIO_B1_07_CSI_DATA12 {
1532		pinmux = <0x401f8198 2 0x0 0 0x401f8388>;
1533	};
1534	/omit-if-no-ref/ iomuxc_gpio_b1_07_enet_tx_data0: IOMUXC_GPIO_B1_07_ENET_TX_DATA0 {
1535		pinmux = <0x401f8198 3 0x0 0 0x401f8388>;
1536	};
1537	/omit-if-no-ref/ iomuxc_gpio_b1_07_flexio2_flexio23: IOMUXC_GPIO_B1_07_FLEXIO2_FLEXIO23 {
1538		pinmux = <0x401f8198 4 0x0 0 0x401f8388>;
1539	};
1540	/omit-if-no-ref/ iomuxc_gpio_b1_07_gpio2_io23: IOMUXC_GPIO_B1_07_GPIO2_IO23 {
1541		pinmux = <0x401f8198 5 0x0 0 0x401f8388>;
1542	};
1543	/omit-if-no-ref/ iomuxc_gpio_b1_07_lcdif_data19: IOMUXC_GPIO_B1_07_LCDIF_DATA19 {
1544		pinmux = <0x401f8198 0 0x0 0 0x401f8388>;
1545	};
1546	/omit-if-no-ref/ iomuxc_gpio_b1_07_lpspi4_sck: IOMUXC_GPIO_B1_07_LPSPI4_SCK {
1547		pinmux = <0x401f8198 1 0x401f8520 1 0x401f8388>;
1548	};
1549	/omit-if-no-ref/ iomuxc_gpio_b1_08_csi_data11: IOMUXC_GPIO_B1_08_CSI_DATA11 {
1550		pinmux = <0x401f819c 2 0x0 0 0x401f838c>;
1551	};
1552	/omit-if-no-ref/ iomuxc_gpio_b1_08_enet_tx_data1: IOMUXC_GPIO_B1_08_ENET_TX_DATA1 {
1553		pinmux = <0x401f819c 3 0x0 0 0x401f838c>;
1554	};
1555	/omit-if-no-ref/ iomuxc_gpio_b1_08_flexcan2_tx: IOMUXC_GPIO_B1_08_FLEXCAN2_TX {
1556		pinmux = <0x401f819c 6 0x0 0 0x401f838c>;
1557	};
1558	/omit-if-no-ref/ iomuxc_gpio_b1_08_flexio2_flexio24: IOMUXC_GPIO_B1_08_FLEXIO2_FLEXIO24 {
1559		pinmux = <0x401f819c 4 0x0 0 0x401f838c>;
1560	};
1561	/omit-if-no-ref/ iomuxc_gpio_b1_08_gpio2_io24: IOMUXC_GPIO_B1_08_GPIO2_IO24 {
1562		pinmux = <0x401f819c 5 0x0 0 0x401f838c>;
1563	};
1564	/omit-if-no-ref/ iomuxc_gpio_b1_08_lcdif_data20: IOMUXC_GPIO_B1_08_LCDIF_DATA20 {
1565		pinmux = <0x401f819c 0 0x0 0 0x401f838c>;
1566	};
1567	/omit-if-no-ref/ iomuxc_gpio_b1_08_qtimer1_timer3: IOMUXC_GPIO_B1_08_QTIMER1_TIMER3 {
1568		pinmux = <0x401f819c 1 0x0 0 0x401f838c>;
1569		gpr = <0x400ac018 0x3 0x0>;
1570	};
1571	/omit-if-no-ref/ iomuxc_gpio_b1_09_csi_data10: IOMUXC_GPIO_B1_09_CSI_DATA10 {
1572		pinmux = <0x401f81a0 2 0x0 0 0x401f8390>;
1573	};
1574	/omit-if-no-ref/ iomuxc_gpio_b1_09_enet_tx_en: IOMUXC_GPIO_B1_09_ENET_TX_EN {
1575		pinmux = <0x401f81a0 3 0x0 0 0x401f8390>;
1576	};
1577	/omit-if-no-ref/ iomuxc_gpio_b1_09_flexcan2_rx: IOMUXC_GPIO_B1_09_FLEXCAN2_RX {
1578		pinmux = <0x401f81a0 6 0x401f8450 3 0x401f8390>;
1579	};
1580	/omit-if-no-ref/ iomuxc_gpio_b1_09_flexio2_flexio25: IOMUXC_GPIO_B1_09_FLEXIO2_FLEXIO25 {
1581		pinmux = <0x401f81a0 4 0x0 0 0x401f8390>;
1582	};
1583	/omit-if-no-ref/ iomuxc_gpio_b1_09_gpio2_io25: IOMUXC_GPIO_B1_09_GPIO2_IO25 {
1584		pinmux = <0x401f81a0 5 0x0 0 0x401f8390>;
1585	};
1586	/omit-if-no-ref/ iomuxc_gpio_b1_09_lcdif_data21: IOMUXC_GPIO_B1_09_LCDIF_DATA21 {
1587		pinmux = <0x401f81a0 0 0x0 0 0x401f8390>;
1588	};
1589	/omit-if-no-ref/ iomuxc_gpio_b1_09_qtimer2_timer3: IOMUXC_GPIO_B1_09_QTIMER2_TIMER3 {
1590		pinmux = <0x401f81a0 1 0x401f8578 1 0x401f8390>;
1591		gpr = <0x400ac018 0x7 0x0>;
1592	};
1593	/omit-if-no-ref/ iomuxc_gpio_b1_10_csi_data00: IOMUXC_GPIO_B1_10_CSI_DATA00 {
1594		pinmux = <0x401f81a4 2 0x0 0 0x401f8394>;
1595	};
1596	/omit-if-no-ref/ iomuxc_gpio_b1_10_enet_ref_clk: IOMUXC_GPIO_B1_10_ENET_REF_CLK {
1597		pinmux = <0x401f81a4 6 0x401f842c 1 0x401f8394>;
1598	};
1599	/omit-if-no-ref/ iomuxc_gpio_b1_10_enet_tx_clk: IOMUXC_GPIO_B1_10_ENET_TX_CLK {
1600		pinmux = <0x401f81a4 3 0x401f8448 1 0x401f8394>;
1601	};
1602	/omit-if-no-ref/ iomuxc_gpio_b1_10_flexio2_flexio26: IOMUXC_GPIO_B1_10_FLEXIO2_FLEXIO26 {
1603		pinmux = <0x401f81a4 4 0x0 0 0x401f8394>;
1604	};
1605	/omit-if-no-ref/ iomuxc_gpio_b1_10_gpio2_io26: IOMUXC_GPIO_B1_10_GPIO2_IO26 {
1606		pinmux = <0x401f81a4 5 0x0 0 0x401f8394>;
1607	};
1608	/omit-if-no-ref/ iomuxc_gpio_b1_10_lcdif_data22: IOMUXC_GPIO_B1_10_LCDIF_DATA22 {
1609		pinmux = <0x401f81a4 0 0x0 0 0x401f8394>;
1610	};
1611	/omit-if-no-ref/ iomuxc_gpio_b1_10_qtimer3_timer3: IOMUXC_GPIO_B1_10_QTIMER3_TIMER3 {
1612		pinmux = <0x401f81a4 1 0x401f8588 2 0x401f8394>;
1613		gpr = <0x400ac018 0xb 0x0>;
1614	};
1615	/omit-if-no-ref/ iomuxc_gpio_b1_11_csi_data01: IOMUXC_GPIO_B1_11_CSI_DATA01 {
1616		pinmux = <0x401f81a8 2 0x0 0 0x401f8398>;
1617	};
1618	/omit-if-no-ref/ iomuxc_gpio_b1_11_enet_rx_er: IOMUXC_GPIO_B1_11_ENET_RX_ER {
1619		pinmux = <0x401f81a8 3 0x401f8440 1 0x401f8398>;
1620	};
1621	/omit-if-no-ref/ iomuxc_gpio_b1_11_flexio2_flexio27: IOMUXC_GPIO_B1_11_FLEXIO2_FLEXIO27 {
1622		pinmux = <0x401f81a8 4 0x0 0 0x401f8398>;
1623	};
1624	/omit-if-no-ref/ iomuxc_gpio_b1_11_gpio2_io27: IOMUXC_GPIO_B1_11_GPIO2_IO27 {
1625		pinmux = <0x401f81a8 5 0x0 0 0x401f8398>;
1626	};
1627	/omit-if-no-ref/ iomuxc_gpio_b1_11_lcdif_data23: IOMUXC_GPIO_B1_11_LCDIF_DATA23 {
1628		pinmux = <0x401f81a8 0 0x0 0 0x401f8398>;
1629	};
1630	/omit-if-no-ref/ iomuxc_gpio_b1_11_lpspi4_pcs3: IOMUXC_GPIO_B1_11_LPSPI4_PCS3 {
1631		pinmux = <0x401f81a8 6 0x0 0 0x401f8398>;
1632	};
1633	/omit-if-no-ref/ iomuxc_gpio_b1_11_qtimer4_timer3: IOMUXC_GPIO_B1_11_QTIMER4_TIMER3 {
1634		pinmux = <0x401f81a8 1 0x0 0 0x401f8398>;
1635		gpr = <0x400ac018 0xf 0x0>;
1636	};
1637	/omit-if-no-ref/ iomuxc_gpio_b1_12_csi_pixclk: IOMUXC_GPIO_B1_12_CSI_PIXCLK {
1638		pinmux = <0x401f81ac 2 0x401f8424 1 0x401f839c>;
1639	};
1640	/omit-if-no-ref/ iomuxc_gpio_b1_12_enet_1588_event0_in: IOMUXC_GPIO_B1_12_ENET_1588_EVENT0_IN {
1641		pinmux = <0x401f81ac 3 0x401f8444 2 0x401f839c>;
1642	};
1643	/omit-if-no-ref/ iomuxc_gpio_b1_12_flexio2_flexio28: IOMUXC_GPIO_B1_12_FLEXIO2_FLEXIO28 {
1644		pinmux = <0x401f81ac 4 0x0 0 0x401f839c>;
1645	};
1646	/omit-if-no-ref/ iomuxc_gpio_b1_12_gpio2_io28: IOMUXC_GPIO_B1_12_GPIO2_IO28 {
1647		pinmux = <0x401f81ac 5 0x0 0 0x401f839c>;
1648	};
1649	/omit-if-no-ref/ iomuxc_gpio_b1_12_lpuart5_tx: IOMUXC_GPIO_B1_12_LPUART5_TX {
1650		pinmux = <0x401f81ac 1 0x401f854c 1 0x401f839c>;
1651	};
1652	/omit-if-no-ref/ iomuxc_gpio_b1_12_usdhc1_cd_b: IOMUXC_GPIO_B1_12_USDHC1_CD_B {
1653		pinmux = <0x401f81ac 6 0x401f85d4 2 0x401f839c>;
1654	};
1655	/omit-if-no-ref/ iomuxc_gpio_b1_13_csi_vsync: IOMUXC_GPIO_B1_13_CSI_VSYNC {
1656		pinmux = <0x401f81b0 2 0x401f8428 2 0x401f83a0>;
1657	};
1658	/omit-if-no-ref/ iomuxc_gpio_b1_13_enet_1588_event0_out: IOMUXC_GPIO_B1_13_ENET_1588_EVENT0_OUT {
1659		pinmux = <0x401f81b0 3 0x0 0 0x401f83a0>;
1660	};
1661	/omit-if-no-ref/ iomuxc_gpio_b1_13_flexio2_flexio29: IOMUXC_GPIO_B1_13_FLEXIO2_FLEXIO29 {
1662		pinmux = <0x401f81b0 4 0x0 0 0x401f83a0>;
1663	};
1664	/omit-if-no-ref/ iomuxc_gpio_b1_13_gpio2_io29: IOMUXC_GPIO_B1_13_GPIO2_IO29 {
1665		pinmux = <0x401f81b0 5 0x0 0 0x401f83a0>;
1666	};
1667	/omit-if-no-ref/ iomuxc_gpio_b1_13_lpuart5_rx: IOMUXC_GPIO_B1_13_LPUART5_RX {
1668		pinmux = <0x401f81b0 1 0x401f8548 1 0x401f83a0>;
1669	};
1670	/omit-if-no-ref/ iomuxc_gpio_b1_13_usdhc1_wp: IOMUXC_GPIO_B1_13_USDHC1_WP {
1671		pinmux = <0x401f81b0 6 0x401f85d8 3 0x401f83a0>;
1672	};
1673	/omit-if-no-ref/ iomuxc_gpio_b1_13_wdog1_b: IOMUXC_GPIO_B1_13_WDOG1_B {
1674		pinmux = <0x401f81b0 0 0x0 0 0x401f83a0>;
1675	};
1676	/omit-if-no-ref/ iomuxc_gpio_b1_14_csi_hsync: IOMUXC_GPIO_B1_14_CSI_HSYNC {
1677		pinmux = <0x401f81b4 2 0x401f8420 2 0x401f83a4>;
1678	};
1679	/omit-if-no-ref/ iomuxc_gpio_b1_14_enet_mdc: IOMUXC_GPIO_B1_14_ENET_MDC {
1680		pinmux = <0x401f81b4 0 0x0 0 0x401f83a4>;
1681	};
1682	/omit-if-no-ref/ iomuxc_gpio_b1_14_flexio2_flexio30: IOMUXC_GPIO_B1_14_FLEXIO2_FLEXIO30 {
1683		pinmux = <0x401f81b4 4 0x0 0 0x401f83a4>;
1684	};
1685	/omit-if-no-ref/ iomuxc_gpio_b1_14_flexpwm4_pwma2: IOMUXC_GPIO_B1_14_FLEXPWM4_PWMA2 {
1686		pinmux = <0x401f81b4 1 0x401f849c 1 0x401f83a4>;
1687	};
1688	/omit-if-no-ref/ iomuxc_gpio_b1_14_gpio2_io30: IOMUXC_GPIO_B1_14_GPIO2_IO30 {
1689		pinmux = <0x401f81b4 5 0x0 0 0x401f83a4>;
1690	};
1691	/omit-if-no-ref/ iomuxc_gpio_b1_14_usdhc1_vselect: IOMUXC_GPIO_B1_14_USDHC1_VSELECT {
1692		pinmux = <0x401f81b4 6 0x0 0 0x401f83a4>;
1693	};
1694	/omit-if-no-ref/ iomuxc_gpio_b1_14_xbar1_xbar_in02: IOMUXC_GPIO_B1_14_XBAR1_XBAR_IN02 {
1695		pinmux = <0x401f81b4 3 0x401f860c 1 0x401f83a4>;
1696	};
1697	/omit-if-no-ref/ iomuxc_gpio_b1_15_csi_mclk: IOMUXC_GPIO_B1_15_CSI_MCLK {
1698		pinmux = <0x401f81b8 2 0x0 0 0x401f83a8>;
1699	};
1700	/omit-if-no-ref/ iomuxc_gpio_b1_15_enet_mdio: IOMUXC_GPIO_B1_15_ENET_MDIO {
1701		pinmux = <0x401f81b8 0 0x401f8430 2 0x401f83a8>;
1702	};
1703	/omit-if-no-ref/ iomuxc_gpio_b1_15_flexio2_flexio31: IOMUXC_GPIO_B1_15_FLEXIO2_FLEXIO31 {
1704		pinmux = <0x401f81b8 4 0x0 0 0x401f83a8>;
1705	};
1706	/omit-if-no-ref/ iomuxc_gpio_b1_15_flexpwm4_pwma3: IOMUXC_GPIO_B1_15_FLEXPWM4_PWMA3 {
1707		pinmux = <0x401f81b8 1 0x401f84a0 1 0x401f83a8>;
1708	};
1709	/omit-if-no-ref/ iomuxc_gpio_b1_15_gpio2_io31: IOMUXC_GPIO_B1_15_GPIO2_IO31 {
1710		pinmux = <0x401f81b8 5 0x0 0 0x401f83a8>;
1711	};
1712	/omit-if-no-ref/ iomuxc_gpio_b1_15_usdhc1_reset_b: IOMUXC_GPIO_B1_15_USDHC1_RESET_B {
1713		pinmux = <0x401f81b8 6 0x0 0 0x401f83a8>;
1714	};
1715	/omit-if-no-ref/ iomuxc_gpio_b1_15_xbar1_xbar_in03: IOMUXC_GPIO_B1_15_XBAR1_XBAR_IN03 {
1716		pinmux = <0x401f81b8 3 0x401f8610 1 0x401f83a8>;
1717	};
1718	/omit-if-no-ref/ iomuxc_gpio_emc_00_flexio1_flexio00: IOMUXC_GPIO_EMC_00_FLEXIO1_FLEXIO00 {
1719		pinmux = <0x401f8014 4 0x0 0 0x401f8204>;
1720	};
1721	/omit-if-no-ref/ iomuxc_gpio_emc_00_flexpwm4_pwma0: IOMUXC_GPIO_EMC_00_FLEXPWM4_PWMA0 {
1722		pinmux = <0x401f8014 1 0x401f8494 0 0x401f8204>;
1723	};
1724	/omit-if-no-ref/ iomuxc_gpio_emc_00_gpio4_io00: IOMUXC_GPIO_EMC_00_GPIO4_IO00 {
1725		pinmux = <0x401f8014 5 0x0 0 0x401f8204>;
1726	};
1727	/omit-if-no-ref/ iomuxc_gpio_emc_00_lpspi2_sck: IOMUXC_GPIO_EMC_00_LPSPI2_SCK {
1728		pinmux = <0x401f8014 2 0x401f8500 1 0x401f8204>;
1729	};
1730	/omit-if-no-ref/ iomuxc_gpio_emc_00_semc_data00: IOMUXC_GPIO_EMC_00_SEMC_DATA00 {
1731		pinmux = <0x401f8014 0 0x0 0 0x401f8204>;
1732	};
1733	/omit-if-no-ref/ iomuxc_gpio_emc_00_xbar1_xbar_in02: IOMUXC_GPIO_EMC_00_XBAR1_XBAR_IN02 {
1734		pinmux = <0x401f8014 3 0x401f860c 0 0x401f8204>;
1735	};
1736	/omit-if-no-ref/ iomuxc_gpio_emc_01_flexio1_flexio01: IOMUXC_GPIO_EMC_01_FLEXIO1_FLEXIO01 {
1737		pinmux = <0x401f8018 4 0x0 0 0x401f8208>;
1738	};
1739	/omit-if-no-ref/ iomuxc_gpio_emc_01_flexpwm4_pwmb0: IOMUXC_GPIO_EMC_01_FLEXPWM4_PWMB0 {
1740		pinmux = <0x401f8018 1 0x0 0 0x401f8208>;
1741	};
1742	/omit-if-no-ref/ iomuxc_gpio_emc_01_gpio4_io01: IOMUXC_GPIO_EMC_01_GPIO4_IO01 {
1743		pinmux = <0x401f8018 5 0x0 0 0x401f8208>;
1744	};
1745	/omit-if-no-ref/ iomuxc_gpio_emc_01_lpspi2_pcs0: IOMUXC_GPIO_EMC_01_LPSPI2_PCS0 {
1746		pinmux = <0x401f8018 2 0x401f84fc 1 0x401f8208>;
1747	};
1748	/omit-if-no-ref/ iomuxc_gpio_emc_01_semc_data01: IOMUXC_GPIO_EMC_01_SEMC_DATA01 {
1749		pinmux = <0x401f8018 0 0x0 0 0x401f8208>;
1750	};
1751	/omit-if-no-ref/ iomuxc_gpio_emc_01_xbar1_xbar_in03: IOMUXC_GPIO_EMC_01_XBAR1_XBAR_IN03 {
1752		pinmux = <0x401f8018 3 0x401f8610 0 0x401f8208>;
1753	};
1754	/omit-if-no-ref/ iomuxc_gpio_emc_02_flexio1_flexio02: IOMUXC_GPIO_EMC_02_FLEXIO1_FLEXIO02 {
1755		pinmux = <0x401f801c 4 0x0 0 0x401f820c>;
1756	};
1757	/omit-if-no-ref/ iomuxc_gpio_emc_02_flexpwm4_pwma1: IOMUXC_GPIO_EMC_02_FLEXPWM4_PWMA1 {
1758		pinmux = <0x401f801c 1 0x401f8498 0 0x401f820c>;
1759	};
1760	/omit-if-no-ref/ iomuxc_gpio_emc_02_gpio4_io02: IOMUXC_GPIO_EMC_02_GPIO4_IO02 {
1761		pinmux = <0x401f801c 5 0x0 0 0x401f820c>;
1762	};
1763	/omit-if-no-ref/ iomuxc_gpio_emc_02_lpspi2_sdo: IOMUXC_GPIO_EMC_02_LPSPI2_SDO {
1764		pinmux = <0x401f801c 2 0x401f8508 1 0x401f820c>;
1765	};
1766	/omit-if-no-ref/ iomuxc_gpio_emc_02_semc_data02: IOMUXC_GPIO_EMC_02_SEMC_DATA02 {
1767		pinmux = <0x401f801c 0 0x0 0 0x401f820c>;
1768	};
1769	/omit-if-no-ref/ iomuxc_gpio_emc_02_xbar1_xbar_in04: IOMUXC_GPIO_EMC_02_XBAR1_XBAR_IN04 {
1770		pinmux = <0x401f801c 3 0x401f8614 0 0x401f820c>;
1771		gpr = <0x400ac018 0x10 0x0>;
1772	};
1773	/omit-if-no-ref/ iomuxc_gpio_emc_02_xbar1_xbar_inout04: IOMUXC_GPIO_EMC_02_XBAR1_XBAR_INOUT04 {
1774		pinmux = <0x401f801c 3 0x401f8614 0 0x401f820c>;
1775		gpr = <0x400ac018 0x10 0x0>;
1776	};
1777	/omit-if-no-ref/ iomuxc_gpio_emc_03_flexio1_flexio03: IOMUXC_GPIO_EMC_03_FLEXIO1_FLEXIO03 {
1778		pinmux = <0x401f8020 4 0x0 0 0x401f8210>;
1779	};
1780	/omit-if-no-ref/ iomuxc_gpio_emc_03_flexpwm4_pwmb1: IOMUXC_GPIO_EMC_03_FLEXPWM4_PWMB1 {
1781		pinmux = <0x401f8020 1 0x0 0 0x401f8210>;
1782	};
1783	/omit-if-no-ref/ iomuxc_gpio_emc_03_gpio4_io03: IOMUXC_GPIO_EMC_03_GPIO4_IO03 {
1784		pinmux = <0x401f8020 5 0x0 0 0x401f8210>;
1785	};
1786	/omit-if-no-ref/ iomuxc_gpio_emc_03_lpspi2_sdi: IOMUXC_GPIO_EMC_03_LPSPI2_SDI {
1787		pinmux = <0x401f8020 2 0x401f8504 1 0x401f8210>;
1788	};
1789	/omit-if-no-ref/ iomuxc_gpio_emc_03_semc_data03: IOMUXC_GPIO_EMC_03_SEMC_DATA03 {
1790		pinmux = <0x401f8020 0 0x0 0 0x401f8210>;
1791	};
1792	/omit-if-no-ref/ iomuxc_gpio_emc_03_xbar1_xbar_in05: IOMUXC_GPIO_EMC_03_XBAR1_XBAR_IN05 {
1793		pinmux = <0x401f8020 3 0x401f8618 0 0x401f8210>;
1794		gpr = <0x400ac018 0x11 0x0>;
1795	};
1796	/omit-if-no-ref/ iomuxc_gpio_emc_03_xbar1_xbar_inout05: IOMUXC_GPIO_EMC_03_XBAR1_XBAR_INOUT05 {
1797		pinmux = <0x401f8020 3 0x401f8618 0 0x401f8210>;
1798		gpr = <0x400ac018 0x11 0x0>;
1799	};
1800	/omit-if-no-ref/ iomuxc_gpio_emc_04_flexio1_flexio04: IOMUXC_GPIO_EMC_04_FLEXIO1_FLEXIO04 {
1801		pinmux = <0x401f8024 4 0x0 0 0x401f8214>;
1802	};
1803	/omit-if-no-ref/ iomuxc_gpio_emc_04_flexpwm4_pwma2: IOMUXC_GPIO_EMC_04_FLEXPWM4_PWMA2 {
1804		pinmux = <0x401f8024 1 0x401f849c 0 0x401f8214>;
1805	};
1806	/omit-if-no-ref/ iomuxc_gpio_emc_04_gpio4_io04: IOMUXC_GPIO_EMC_04_GPIO4_IO04 {
1807		pinmux = <0x401f8024 5 0x0 0 0x401f8214>;
1808	};
1809	/omit-if-no-ref/ iomuxc_gpio_emc_04_sai2_tx_data: IOMUXC_GPIO_EMC_04_SAI2_TX_DATA {
1810		pinmux = <0x401f8024 2 0x0 0 0x401f8214>;
1811	};
1812	/omit-if-no-ref/ iomuxc_gpio_emc_04_semc_data04: IOMUXC_GPIO_EMC_04_SEMC_DATA04 {
1813		pinmux = <0x401f8024 0 0x0 0 0x401f8214>;
1814	};
1815	/omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_in06: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_IN06 {
1816		pinmux = <0x401f8024 3 0x401f861c 0 0x401f8214>;
1817		gpr = <0x400ac018 0x12 0x0>;
1818	};
1819	/omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_inout06: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_INOUT06 {
1820		pinmux = <0x401f8024 3 0x401f861c 0 0x401f8214>;
1821		gpr = <0x400ac018 0x12 0x0>;
1822	};
1823	/omit-if-no-ref/ iomuxc_gpio_emc_05_flexio1_flexio05: IOMUXC_GPIO_EMC_05_FLEXIO1_FLEXIO05 {
1824		pinmux = <0x401f8028 4 0x0 0 0x401f8218>;
1825	};
1826	/omit-if-no-ref/ iomuxc_gpio_emc_05_flexpwm4_pwmb2: IOMUXC_GPIO_EMC_05_FLEXPWM4_PWMB2 {
1827		pinmux = <0x401f8028 1 0x0 0 0x401f8218>;
1828	};
1829	/omit-if-no-ref/ iomuxc_gpio_emc_05_gpio4_io05: IOMUXC_GPIO_EMC_05_GPIO4_IO05 {
1830		pinmux = <0x401f8028 5 0x0 0 0x401f8218>;
1831	};
1832	/omit-if-no-ref/ iomuxc_gpio_emc_05_sai2_tx_sync: IOMUXC_GPIO_EMC_05_SAI2_TX_SYNC {
1833		pinmux = <0x401f8028 2 0x401f85c4 0 0x401f8218>;
1834	};
1835	/omit-if-no-ref/ iomuxc_gpio_emc_05_semc_data05: IOMUXC_GPIO_EMC_05_SEMC_DATA05 {
1836		pinmux = <0x401f8028 0 0x0 0 0x401f8218>;
1837	};
1838	/omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_in07: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_IN07 {
1839		pinmux = <0x401f8028 3 0x401f8620 0 0x401f8218>;
1840		gpr = <0x400ac018 0x13 0x0>;
1841	};
1842	/omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_inout07: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_INOUT07 {
1843		pinmux = <0x401f8028 3 0x401f8620 0 0x401f8218>;
1844		gpr = <0x400ac018 0x13 0x0>;
1845	};
1846	/omit-if-no-ref/ iomuxc_gpio_emc_06_flexio1_flexio06: IOMUXC_GPIO_EMC_06_FLEXIO1_FLEXIO06 {
1847		pinmux = <0x401f802c 4 0x0 0 0x401f821c>;
1848	};
1849	/omit-if-no-ref/ iomuxc_gpio_emc_06_flexpwm2_pwma0: IOMUXC_GPIO_EMC_06_FLEXPWM2_PWMA0 {
1850		pinmux = <0x401f802c 1 0x401f8478 0 0x401f821c>;
1851	};
1852	/omit-if-no-ref/ iomuxc_gpio_emc_06_gpio4_io06: IOMUXC_GPIO_EMC_06_GPIO4_IO06 {
1853		pinmux = <0x401f802c 5 0x0 0 0x401f821c>;
1854	};
1855	/omit-if-no-ref/ iomuxc_gpio_emc_06_sai2_tx_bclk: IOMUXC_GPIO_EMC_06_SAI2_TX_BCLK {
1856		pinmux = <0x401f802c 2 0x401f85c0 0 0x401f821c>;
1857	};
1858	/omit-if-no-ref/ iomuxc_gpio_emc_06_semc_data06: IOMUXC_GPIO_EMC_06_SEMC_DATA06 {
1859		pinmux = <0x401f802c 0 0x0 0 0x401f821c>;
1860	};
1861	/omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_in08: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_IN08 {
1862		pinmux = <0x401f802c 3 0x401f8624 0 0x401f821c>;
1863		gpr = <0x400ac018 0x14 0x0>;
1864	};
1865	/omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_inout08: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_INOUT08 {
1866		pinmux = <0x401f802c 3 0x401f8624 0 0x401f821c>;
1867		gpr = <0x400ac018 0x14 0x0>;
1868	};
1869	/omit-if-no-ref/ iomuxc_gpio_emc_07_flexio1_flexio07: IOMUXC_GPIO_EMC_07_FLEXIO1_FLEXIO07 {
1870		pinmux = <0x401f8030 4 0x0 0 0x401f8220>;
1871	};
1872	/omit-if-no-ref/ iomuxc_gpio_emc_07_flexpwm2_pwmb0: IOMUXC_GPIO_EMC_07_FLEXPWM2_PWMB0 {
1873		pinmux = <0x401f8030 1 0x401f8488 0 0x401f8220>;
1874	};
1875	/omit-if-no-ref/ iomuxc_gpio_emc_07_gpio4_io07: IOMUXC_GPIO_EMC_07_GPIO4_IO07 {
1876		pinmux = <0x401f8030 5 0x0 0 0x401f8220>;
1877	};
1878	/omit-if-no-ref/ iomuxc_gpio_emc_07_sai2_mclk: IOMUXC_GPIO_EMC_07_SAI2_MCLK {
1879		pinmux = <0x401f8030 2 0x401f85b0 0 0x401f8220>;
1880	};
1881	/omit-if-no-ref/ iomuxc_gpio_emc_07_semc_data07: IOMUXC_GPIO_EMC_07_SEMC_DATA07 {
1882		pinmux = <0x401f8030 0 0x0 0 0x401f8220>;
1883	};
1884	/omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_in09: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_IN09 {
1885		pinmux = <0x401f8030 3 0x401f8628 0 0x401f8220>;
1886		gpr = <0x400ac018 0x15 0x0>;
1887	};
1888	/omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_inout09: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_INOUT09 {
1889		pinmux = <0x401f8030 3 0x401f8628 0 0x401f8220>;
1890		gpr = <0x400ac018 0x15 0x0>;
1891	};
1892	/omit-if-no-ref/ iomuxc_gpio_emc_08_flexio1_flexio08: IOMUXC_GPIO_EMC_08_FLEXIO1_FLEXIO08 {
1893		pinmux = <0x401f8034 4 0x0 0 0x401f8224>;
1894	};
1895	/omit-if-no-ref/ iomuxc_gpio_emc_08_flexpwm2_pwma1: IOMUXC_GPIO_EMC_08_FLEXPWM2_PWMA1 {
1896		pinmux = <0x401f8034 1 0x401f847c 0 0x401f8224>;
1897	};
1898	/omit-if-no-ref/ iomuxc_gpio_emc_08_gpio4_io08: IOMUXC_GPIO_EMC_08_GPIO4_IO08 {
1899		pinmux = <0x401f8034 5 0x0 0 0x401f8224>;
1900	};
1901	/omit-if-no-ref/ iomuxc_gpio_emc_08_sai2_rx_data: IOMUXC_GPIO_EMC_08_SAI2_RX_DATA {
1902		pinmux = <0x401f8034 2 0x401f85b8 0 0x401f8224>;
1903	};
1904	/omit-if-no-ref/ iomuxc_gpio_emc_08_semc_dm0: IOMUXC_GPIO_EMC_08_SEMC_DM0 {
1905		pinmux = <0x401f8034 0 0x0 0 0x401f8224>;
1906	};
1907	/omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_in17: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_IN17 {
1908		pinmux = <0x401f8034 3 0x401f862c 0 0x401f8224>;
1909		gpr = <0x400ac018 0x1d 0x0>;
1910	};
1911	/omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_inout17: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_INOUT17 {
1912		pinmux = <0x401f8034 3 0x401f862c 0 0x401f8224>;
1913		gpr = <0x400ac018 0x1d 0x0>;
1914	};
1915	/omit-if-no-ref/ iomuxc_gpio_emc_09_flexcan2_tx: IOMUXC_GPIO_EMC_09_FLEXCAN2_TX {
1916		pinmux = <0x401f8038 3 0x0 0 0x401f8228>;
1917	};
1918	/omit-if-no-ref/ iomuxc_gpio_emc_09_flexio1_flexio09: IOMUXC_GPIO_EMC_09_FLEXIO1_FLEXIO09 {
1919		pinmux = <0x401f8038 4 0x0 0 0x401f8228>;
1920	};
1921	/omit-if-no-ref/ iomuxc_gpio_emc_09_flexpwm2_pwmb1: IOMUXC_GPIO_EMC_09_FLEXPWM2_PWMB1 {
1922		pinmux = <0x401f8038 1 0x401f848c 0 0x401f8228>;
1923	};
1924	/omit-if-no-ref/ iomuxc_gpio_emc_09_gpio4_io09: IOMUXC_GPIO_EMC_09_GPIO4_IO09 {
1925		pinmux = <0x401f8038 5 0x0 0 0x401f8228>;
1926	};
1927	/omit-if-no-ref/ iomuxc_gpio_emc_09_sai2_rx_sync: IOMUXC_GPIO_EMC_09_SAI2_RX_SYNC {
1928		pinmux = <0x401f8038 2 0x401f85bc 0 0x401f8228>;
1929	};
1930	/omit-if-no-ref/ iomuxc_gpio_emc_09_semc_addr00: IOMUXC_GPIO_EMC_09_SEMC_ADDR00 {
1931		pinmux = <0x401f8038 0 0x0 0 0x401f8228>;
1932	};
1933	/omit-if-no-ref/ iomuxc_gpio_emc_10_flexcan2_rx: IOMUXC_GPIO_EMC_10_FLEXCAN2_RX {
1934		pinmux = <0x401f803c 3 0x401f8450 0 0x401f822c>;
1935	};
1936	/omit-if-no-ref/ iomuxc_gpio_emc_10_flexio1_flexio10: IOMUXC_GPIO_EMC_10_FLEXIO1_FLEXIO10 {
1937		pinmux = <0x401f803c 4 0x0 0 0x401f822c>;
1938	};
1939	/omit-if-no-ref/ iomuxc_gpio_emc_10_flexpwm2_pwma2: IOMUXC_GPIO_EMC_10_FLEXPWM2_PWMA2 {
1940		pinmux = <0x401f803c 1 0x401f8480 0 0x401f822c>;
1941	};
1942	/omit-if-no-ref/ iomuxc_gpio_emc_10_gpio4_io10: IOMUXC_GPIO_EMC_10_GPIO4_IO10 {
1943		pinmux = <0x401f803c 5 0x0 0 0x401f822c>;
1944	};
1945	/omit-if-no-ref/ iomuxc_gpio_emc_10_sai2_rx_bclk: IOMUXC_GPIO_EMC_10_SAI2_RX_BCLK {
1946		pinmux = <0x401f803c 2 0x401f85b4 0 0x401f822c>;
1947	};
1948	/omit-if-no-ref/ iomuxc_gpio_emc_10_semc_addr01: IOMUXC_GPIO_EMC_10_SEMC_ADDR01 {
1949		pinmux = <0x401f803c 0 0x0 0 0x401f822c>;
1950	};
1951	/omit-if-no-ref/ iomuxc_gpio_emc_11_flexio1_flexio11: IOMUXC_GPIO_EMC_11_FLEXIO1_FLEXIO11 {
1952		pinmux = <0x401f8040 4 0x0 0 0x401f8230>;
1953	};
1954	/omit-if-no-ref/ iomuxc_gpio_emc_11_flexpwm2_pwmb2: IOMUXC_GPIO_EMC_11_FLEXPWM2_PWMB2 {
1955		pinmux = <0x401f8040 1 0x401f8490 0 0x401f8230>;
1956	};
1957	/omit-if-no-ref/ iomuxc_gpio_emc_11_gpio4_io11: IOMUXC_GPIO_EMC_11_GPIO4_IO11 {
1958		pinmux = <0x401f8040 5 0x0 0 0x401f8230>;
1959	};
1960	/omit-if-no-ref/ iomuxc_gpio_emc_11_lpi2c4_sda: IOMUXC_GPIO_EMC_11_LPI2C4_SDA {
1961		pinmux = <0x401f8040 2 0x401f84e8 0 0x401f8230>;
1962	};
1963	/omit-if-no-ref/ iomuxc_gpio_emc_11_semc_addr02: IOMUXC_GPIO_EMC_11_SEMC_ADDR02 {
1964		pinmux = <0x401f8040 0 0x0 0 0x401f8230>;
1965	};
1966	/omit-if-no-ref/ iomuxc_gpio_emc_11_usdhc2_reset_b: IOMUXC_GPIO_EMC_11_USDHC2_RESET_B {
1967		pinmux = <0x401f8040 3 0x0 0 0x401f8230>;
1968	};
1969	/omit-if-no-ref/ iomuxc_gpio_emc_12_flexpwm1_pwma3: IOMUXC_GPIO_EMC_12_FLEXPWM1_PWMA3 {
1970		pinmux = <0x401f8044 4 0x401f8454 1 0x401f8234>;
1971	};
1972	/omit-if-no-ref/ iomuxc_gpio_emc_12_gpio4_io12: IOMUXC_GPIO_EMC_12_GPIO4_IO12 {
1973		pinmux = <0x401f8044 5 0x0 0 0x401f8234>;
1974	};
1975	/omit-if-no-ref/ iomuxc_gpio_emc_12_lpi2c4_scl: IOMUXC_GPIO_EMC_12_LPI2C4_SCL {
1976		pinmux = <0x401f8044 2 0x401f84e4 0 0x401f8234>;
1977	};
1978	/omit-if-no-ref/ iomuxc_gpio_emc_12_semc_addr03: IOMUXC_GPIO_EMC_12_SEMC_ADDR03 {
1979		pinmux = <0x401f8044 0 0x0 0 0x401f8234>;
1980	};
1981	/omit-if-no-ref/ iomuxc_gpio_emc_12_usdhc1_wp: IOMUXC_GPIO_EMC_12_USDHC1_WP {
1982		pinmux = <0x401f8044 3 0x401f85d8 0 0x401f8234>;
1983	};
1984	/omit-if-no-ref/ iomuxc_gpio_emc_12_xbar1_xbar_in24: IOMUXC_GPIO_EMC_12_XBAR1_XBAR_IN24 {
1985		pinmux = <0x401f8044 1 0x401f8640 0 0x401f8234>;
1986	};
1987	/omit-if-no-ref/ iomuxc_gpio_emc_13_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_13_FLEXPWM1_PWMB3 {
1988		pinmux = <0x401f8048 4 0x401f8464 1 0x401f8238>;
1989	};
1990	/omit-if-no-ref/ iomuxc_gpio_emc_13_gpio4_io13: IOMUXC_GPIO_EMC_13_GPIO4_IO13 {
1991		pinmux = <0x401f8048 5 0x0 0 0x401f8238>;
1992	};
1993	/omit-if-no-ref/ iomuxc_gpio_emc_13_lpuart3_tx: IOMUXC_GPIO_EMC_13_LPUART3_TX {
1994		pinmux = <0x401f8048 2 0x401f853c 1 0x401f8238>;
1995	};
1996	/omit-if-no-ref/ iomuxc_gpio_emc_13_mqs_right: IOMUXC_GPIO_EMC_13_MQS_RIGHT {
1997		pinmux = <0x401f8048 3 0x0 0 0x401f8238>;
1998	};
1999	/omit-if-no-ref/ iomuxc_gpio_emc_13_semc_addr04: IOMUXC_GPIO_EMC_13_SEMC_ADDR04 {
2000		pinmux = <0x401f8048 0 0x0 0 0x401f8238>;
2001	};
2002	/omit-if-no-ref/ iomuxc_gpio_emc_13_xbar1_xbar_in25: IOMUXC_GPIO_EMC_13_XBAR1_XBAR_IN25 {
2003		pinmux = <0x401f8048 1 0x401f8650 1 0x401f8238>;
2004	};
2005	/omit-if-no-ref/ iomuxc_gpio_emc_14_gpio4_io14: IOMUXC_GPIO_EMC_14_GPIO4_IO14 {
2006		pinmux = <0x401f804c 5 0x0 0 0x401f823c>;
2007	};
2008	/omit-if-no-ref/ iomuxc_gpio_emc_14_lpspi2_pcs1: IOMUXC_GPIO_EMC_14_LPSPI2_PCS1 {
2009		pinmux = <0x401f804c 4 0x0 0 0x401f823c>;
2010	};
2011	/omit-if-no-ref/ iomuxc_gpio_emc_14_lpuart3_rx: IOMUXC_GPIO_EMC_14_LPUART3_RX {
2012		pinmux = <0x401f804c 2 0x401f8538 1 0x401f823c>;
2013	};
2014	/omit-if-no-ref/ iomuxc_gpio_emc_14_mqs_left: IOMUXC_GPIO_EMC_14_MQS_LEFT {
2015		pinmux = <0x401f804c 3 0x0 0 0x401f823c>;
2016	};
2017	/omit-if-no-ref/ iomuxc_gpio_emc_14_semc_addr05: IOMUXC_GPIO_EMC_14_SEMC_ADDR05 {
2018		pinmux = <0x401f804c 0 0x0 0 0x401f823c>;
2019	};
2020	/omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_in19: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_IN19 {
2021		pinmux = <0x401f804c 1 0x401f8654 0 0x401f823c>;
2022		gpr = <0x400ac018 0x1f 0x0>;
2023	};
2024	/omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_inout19: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_INOUT19 {
2025		pinmux = <0x401f804c 1 0x401f8654 0 0x401f823c>;
2026		gpr = <0x400ac018 0x1f 0x0>;
2027	};
2028	/omit-if-no-ref/ iomuxc_gpio_emc_15_gpio4_io15: IOMUXC_GPIO_EMC_15_GPIO4_IO15 {
2029		pinmux = <0x401f8050 5 0x0 0 0x401f8240>;
2030	};
2031	/omit-if-no-ref/ iomuxc_gpio_emc_15_lpuart3_cts_b: IOMUXC_GPIO_EMC_15_LPUART3_CTS_B {
2032		pinmux = <0x401f8050 2 0x401f8534 0 0x401f8240>;
2033	};
2034	/omit-if-no-ref/ iomuxc_gpio_emc_15_qtimer3_timer0: IOMUXC_GPIO_EMC_15_QTIMER3_TIMER0 {
2035		pinmux = <0x401f8050 4 0x401f857c 0 0x401f8240>;
2036		gpr = <0x400ac018 0x8 0x0>;
2037	};
2038	/omit-if-no-ref/ iomuxc_gpio_emc_15_semc_addr06: IOMUXC_GPIO_EMC_15_SEMC_ADDR06 {
2039		pinmux = <0x401f8050 0 0x0 0 0x401f8240>;
2040	};
2041	/omit-if-no-ref/ iomuxc_gpio_emc_15_spdif_out: IOMUXC_GPIO_EMC_15_SPDIF_OUT {
2042		pinmux = <0x401f8050 3 0x0 0 0x401f8240>;
2043	};
2044	/omit-if-no-ref/ iomuxc_gpio_emc_15_xbar1_xbar_in20: IOMUXC_GPIO_EMC_15_XBAR1_XBAR_IN20 {
2045		pinmux = <0x401f8050 1 0x401f8634 0 0x401f8240>;
2046	};
2047	/omit-if-no-ref/ iomuxc_gpio_emc_16_gpio4_io16: IOMUXC_GPIO_EMC_16_GPIO4_IO16 {
2048		pinmux = <0x401f8054 5 0x0 0 0x401f8244>;
2049	};
2050	/omit-if-no-ref/ iomuxc_gpio_emc_16_lpuart3_rts_b: IOMUXC_GPIO_EMC_16_LPUART3_RTS_B {
2051		pinmux = <0x401f8054 2 0x0 0 0x401f8244>;
2052	};
2053	/omit-if-no-ref/ iomuxc_gpio_emc_16_qtimer3_timer1: IOMUXC_GPIO_EMC_16_QTIMER3_TIMER1 {
2054		pinmux = <0x401f8054 4 0x401f8580 1 0x401f8244>;
2055		gpr = <0x400ac018 0x9 0x0>;
2056	};
2057	/omit-if-no-ref/ iomuxc_gpio_emc_16_semc_addr07: IOMUXC_GPIO_EMC_16_SEMC_ADDR07 {
2058		pinmux = <0x401f8054 0 0x0 0 0x401f8244>;
2059	};
2060	/omit-if-no-ref/ iomuxc_gpio_emc_16_spdif_in: IOMUXC_GPIO_EMC_16_SPDIF_IN {
2061		pinmux = <0x401f8054 3 0x401f85c8 1 0x401f8244>;
2062	};
2063	/omit-if-no-ref/ iomuxc_gpio_emc_16_xbar1_xbar_in21: IOMUXC_GPIO_EMC_16_XBAR1_XBAR_IN21 {
2064		pinmux = <0x401f8054 1 0x401f8658 0 0x401f8244>;
2065	};
2066	/omit-if-no-ref/ iomuxc_gpio_emc_17_flexcan1_tx: IOMUXC_GPIO_EMC_17_FLEXCAN1_TX {
2067		pinmux = <0x401f8058 3 0x0 0 0x401f8248>;
2068	};
2069	/omit-if-no-ref/ iomuxc_gpio_emc_17_flexpwm4_pwma3: IOMUXC_GPIO_EMC_17_FLEXPWM4_PWMA3 {
2070		pinmux = <0x401f8058 1 0x401f84a0 0 0x401f8248>;
2071	};
2072	/omit-if-no-ref/ iomuxc_gpio_emc_17_gpio4_io17: IOMUXC_GPIO_EMC_17_GPIO4_IO17 {
2073		pinmux = <0x401f8058 5 0x0 0 0x401f8248>;
2074	};
2075	/omit-if-no-ref/ iomuxc_gpio_emc_17_lpuart4_cts_b: IOMUXC_GPIO_EMC_17_LPUART4_CTS_B {
2076		pinmux = <0x401f8058 2 0x0 0 0x401f8248>;
2077	};
2078	/omit-if-no-ref/ iomuxc_gpio_emc_17_qtimer3_timer2: IOMUXC_GPIO_EMC_17_QTIMER3_TIMER2 {
2079		pinmux = <0x401f8058 4 0x401f8584 0 0x401f8248>;
2080		gpr = <0x400ac018 0xa 0x0>;
2081	};
2082	/omit-if-no-ref/ iomuxc_gpio_emc_17_semc_addr08: IOMUXC_GPIO_EMC_17_SEMC_ADDR08 {
2083		pinmux = <0x401f8058 0 0x0 0 0x401f8248>;
2084	};
2085	/omit-if-no-ref/ iomuxc_gpio_emc_18_flexcan1_rx: IOMUXC_GPIO_EMC_18_FLEXCAN1_RX {
2086		pinmux = <0x401f805c 3 0x401f844c 1 0x401f824c>;
2087	};
2088	/omit-if-no-ref/ iomuxc_gpio_emc_18_flexpwm4_pwmb3: IOMUXC_GPIO_EMC_18_FLEXPWM4_PWMB3 {
2089		pinmux = <0x401f805c 1 0x0 0 0x401f824c>;
2090	};
2091	/omit-if-no-ref/ iomuxc_gpio_emc_18_gpio4_io18: IOMUXC_GPIO_EMC_18_GPIO4_IO18 {
2092		pinmux = <0x401f805c 5 0x0 0 0x401f824c>;
2093	};
2094	/omit-if-no-ref/ iomuxc_gpio_emc_18_lpuart4_rts_b: IOMUXC_GPIO_EMC_18_LPUART4_RTS_B {
2095		pinmux = <0x401f805c 2 0x0 0 0x401f824c>;
2096	};
2097	/omit-if-no-ref/ iomuxc_gpio_emc_18_qtimer3_timer3: IOMUXC_GPIO_EMC_18_QTIMER3_TIMER3 {
2098		pinmux = <0x401f805c 4 0x401f8588 0 0x401f824c>;
2099		gpr = <0x400ac018 0xb 0x0>;
2100	};
2101	/omit-if-no-ref/ iomuxc_gpio_emc_18_semc_addr09: IOMUXC_GPIO_EMC_18_SEMC_ADDR09 {
2102		pinmux = <0x401f805c 0 0x0 0 0x401f824c>;
2103	};
2104	/omit-if-no-ref/ iomuxc_gpio_emc_18_snvs_vio_5_ctl: IOMUXC_GPIO_EMC_18_SNVS_VIO_5_CTL {
2105		pinmux = <0x401f805c 6 0x0 0 0x401f824c>;
2106	};
2107	/omit-if-no-ref/ iomuxc_gpio_emc_19_enet_rx_data1: IOMUXC_GPIO_EMC_19_ENET_RX_DATA1 {
2108		pinmux = <0x401f8060 3 0x401f8438 0 0x401f8250>;
2109	};
2110	/omit-if-no-ref/ iomuxc_gpio_emc_19_flexpwm2_pwma3: IOMUXC_GPIO_EMC_19_FLEXPWM2_PWMA3 {
2111		pinmux = <0x401f8060 1 0x401f8474 1 0x401f8250>;
2112	};
2113	/omit-if-no-ref/ iomuxc_gpio_emc_19_gpio4_io19: IOMUXC_GPIO_EMC_19_GPIO4_IO19 {
2114		pinmux = <0x401f8060 5 0x0 0 0x401f8250>;
2115	};
2116	/omit-if-no-ref/ iomuxc_gpio_emc_19_lpuart4_tx: IOMUXC_GPIO_EMC_19_LPUART4_TX {
2117		pinmux = <0x401f8060 2 0x401f8544 1 0x401f8250>;
2118	};
2119	/omit-if-no-ref/ iomuxc_gpio_emc_19_qtimer2_timer0: IOMUXC_GPIO_EMC_19_QTIMER2_TIMER0 {
2120		pinmux = <0x401f8060 4 0x401f856c 0 0x401f8250>;
2121		gpr = <0x400ac018 0x4 0x0>;
2122	};
2123	/omit-if-no-ref/ iomuxc_gpio_emc_19_semc_addr11: IOMUXC_GPIO_EMC_19_SEMC_ADDR11 {
2124		pinmux = <0x401f8060 0 0x0 0 0x401f8250>;
2125	};
2126	/omit-if-no-ref/ iomuxc_gpio_emc_19_snvs_vio_5_b: IOMUXC_GPIO_EMC_19_SNVS_VIO_5_B {
2127		pinmux = <0x401f8060 6 0x0 0 0x401f8250>;
2128	};
2129	/omit-if-no-ref/ iomuxc_gpio_emc_20_enet_rx_data0: IOMUXC_GPIO_EMC_20_ENET_RX_DATA0 {
2130		pinmux = <0x401f8064 3 0x401f8434 0 0x401f8254>;
2131	};
2132	/omit-if-no-ref/ iomuxc_gpio_emc_20_flexpwm2_pwmb3: IOMUXC_GPIO_EMC_20_FLEXPWM2_PWMB3 {
2133		pinmux = <0x401f8064 1 0x401f8484 1 0x401f8254>;
2134	};
2135	/omit-if-no-ref/ iomuxc_gpio_emc_20_gpio4_io20: IOMUXC_GPIO_EMC_20_GPIO4_IO20 {
2136		pinmux = <0x401f8064 5 0x0 0 0x401f8254>;
2137	};
2138	/omit-if-no-ref/ iomuxc_gpio_emc_20_lpuart4_rx: IOMUXC_GPIO_EMC_20_LPUART4_RX {
2139		pinmux = <0x401f8064 2 0x401f8540 1 0x401f8254>;
2140	};
2141	/omit-if-no-ref/ iomuxc_gpio_emc_20_qtimer2_timer1: IOMUXC_GPIO_EMC_20_QTIMER2_TIMER1 {
2142		pinmux = <0x401f8064 4 0x401f8570 0 0x401f8254>;
2143		gpr = <0x400ac018 0x5 0x0>;
2144	};
2145	/omit-if-no-ref/ iomuxc_gpio_emc_20_semc_addr12: IOMUXC_GPIO_EMC_20_SEMC_ADDR12 {
2146		pinmux = <0x401f8064 0 0x0 0 0x401f8254>;
2147	};
2148	/omit-if-no-ref/ iomuxc_gpio_emc_21_enet_tx_data1: IOMUXC_GPIO_EMC_21_ENET_TX_DATA1 {
2149		pinmux = <0x401f8068 3 0x0 0 0x401f8258>;
2150	};
2151	/omit-if-no-ref/ iomuxc_gpio_emc_21_flexpwm3_pwma3: IOMUXC_GPIO_EMC_21_FLEXPWM3_PWMA3 {
2152		pinmux = <0x401f8068 1 0x0 0 0x401f8258>;
2153	};
2154	/omit-if-no-ref/ iomuxc_gpio_emc_21_gpio4_io21: IOMUXC_GPIO_EMC_21_GPIO4_IO21 {
2155		pinmux = <0x401f8068 5 0x0 0 0x401f8258>;
2156	};
2157	/omit-if-no-ref/ iomuxc_gpio_emc_21_lpi2c3_sda: IOMUXC_GPIO_EMC_21_LPI2C3_SDA {
2158		pinmux = <0x401f8068 2 0x401f84e0 0 0x401f8258>;
2159	};
2160	/omit-if-no-ref/ iomuxc_gpio_emc_21_qtimer2_timer2: IOMUXC_GPIO_EMC_21_QTIMER2_TIMER2 {
2161		pinmux = <0x401f8068 4 0x401f8574 0 0x401f8258>;
2162		gpr = <0x400ac018 0x6 0x0>;
2163	};
2164	/omit-if-no-ref/ iomuxc_gpio_emc_21_semc_ba0: IOMUXC_GPIO_EMC_21_SEMC_BA0 {
2165		pinmux = <0x401f8068 0 0x0 0 0x401f8258>;
2166	};
2167	/omit-if-no-ref/ iomuxc_gpio_emc_22_enet_tx_data0: IOMUXC_GPIO_EMC_22_ENET_TX_DATA0 {
2168		pinmux = <0x401f806c 3 0x0 0 0x401f825c>;
2169	};
2170	/omit-if-no-ref/ iomuxc_gpio_emc_22_flexpwm3_pwmb3: IOMUXC_GPIO_EMC_22_FLEXPWM3_PWMB3 {
2171		pinmux = <0x401f806c 1 0x0 0 0x401f825c>;
2172	};
2173	/omit-if-no-ref/ iomuxc_gpio_emc_22_gpio4_io22: IOMUXC_GPIO_EMC_22_GPIO4_IO22 {
2174		pinmux = <0x401f806c 5 0x0 0 0x401f825c>;
2175	};
2176	/omit-if-no-ref/ iomuxc_gpio_emc_22_lpi2c3_scl: IOMUXC_GPIO_EMC_22_LPI2C3_SCL {
2177		pinmux = <0x401f806c 2 0x401f84dc 0 0x401f825c>;
2178	};
2179	/omit-if-no-ref/ iomuxc_gpio_emc_22_qtimer2_timer3: IOMUXC_GPIO_EMC_22_QTIMER2_TIMER3 {
2180		pinmux = <0x401f806c 4 0x401f8578 0 0x401f825c>;
2181		gpr = <0x400ac018 0x7 0x0>;
2182	};
2183	/omit-if-no-ref/ iomuxc_gpio_emc_22_semc_ba1: IOMUXC_GPIO_EMC_22_SEMC_BA1 {
2184		pinmux = <0x401f806c 0 0x0 0 0x401f825c>;
2185	};
2186	/omit-if-no-ref/ iomuxc_gpio_emc_23_enet_rx_en: IOMUXC_GPIO_EMC_23_ENET_RX_EN {
2187		pinmux = <0x401f8070 3 0x401f843c 0 0x401f8260>;
2188	};
2189	/omit-if-no-ref/ iomuxc_gpio_emc_23_flexpwm1_pwma0: IOMUXC_GPIO_EMC_23_FLEXPWM1_PWMA0 {
2190		pinmux = <0x401f8070 1 0x401f8458 0 0x401f8260>;
2191	};
2192	/omit-if-no-ref/ iomuxc_gpio_emc_23_gpio4_io23: IOMUXC_GPIO_EMC_23_GPIO4_IO23 {
2193		pinmux = <0x401f8070 5 0x0 0 0x401f8260>;
2194	};
2195	/omit-if-no-ref/ iomuxc_gpio_emc_23_gpt1_capture2: IOMUXC_GPIO_EMC_23_GPT1_CAPTURE2 {
2196		pinmux = <0x401f8070 4 0x0 0 0x401f8260>;
2197	};
2198	/omit-if-no-ref/ iomuxc_gpio_emc_23_lpuart5_tx: IOMUXC_GPIO_EMC_23_LPUART5_TX {
2199		pinmux = <0x401f8070 2 0x401f854c 0 0x401f8260>;
2200	};
2201	/omit-if-no-ref/ iomuxc_gpio_emc_23_semc_addr10: IOMUXC_GPIO_EMC_23_SEMC_ADDR10 {
2202		pinmux = <0x401f8070 0 0x0 0 0x401f8260>;
2203	};
2204	/omit-if-no-ref/ iomuxc_gpio_emc_24_enet_tx_en: IOMUXC_GPIO_EMC_24_ENET_TX_EN {
2205		pinmux = <0x401f8074 3 0x0 0 0x401f8264>;
2206	};
2207	/omit-if-no-ref/ iomuxc_gpio_emc_24_flexpwm1_pwmb0: IOMUXC_GPIO_EMC_24_FLEXPWM1_PWMB0 {
2208		pinmux = <0x401f8074 1 0x401f8468 0 0x401f8264>;
2209	};
2210	/omit-if-no-ref/ iomuxc_gpio_emc_24_gpio4_io24: IOMUXC_GPIO_EMC_24_GPIO4_IO24 {
2211		pinmux = <0x401f8074 5 0x0 0 0x401f8264>;
2212	};
2213	/omit-if-no-ref/ iomuxc_gpio_emc_24_gpt1_capture1: IOMUXC_GPIO_EMC_24_GPT1_CAPTURE1 {
2214		pinmux = <0x401f8074 4 0x0 0 0x401f8264>;
2215	};
2216	/omit-if-no-ref/ iomuxc_gpio_emc_24_lpuart5_rx: IOMUXC_GPIO_EMC_24_LPUART5_RX {
2217		pinmux = <0x401f8074 2 0x401f8548 0 0x401f8264>;
2218	};
2219	/omit-if-no-ref/ iomuxc_gpio_emc_24_semc_cas: IOMUXC_GPIO_EMC_24_SEMC_CAS {
2220		pinmux = <0x401f8074 0 0x0 0 0x401f8264>;
2221	};
2222	/omit-if-no-ref/ iomuxc_gpio_emc_25_enet_ref_clk: IOMUXC_GPIO_EMC_25_ENET_REF_CLK {
2223		pinmux = <0x401f8078 4 0x401f842c 0 0x401f8268>;
2224	};
2225	/omit-if-no-ref/ iomuxc_gpio_emc_25_enet_tx_clk: IOMUXC_GPIO_EMC_25_ENET_TX_CLK {
2226		pinmux = <0x401f8078 3 0x401f8448 0 0x401f8268>;
2227	};
2228	/omit-if-no-ref/ iomuxc_gpio_emc_25_flexpwm1_pwma1: IOMUXC_GPIO_EMC_25_FLEXPWM1_PWMA1 {
2229		pinmux = <0x401f8078 1 0x401f845c 0 0x401f8268>;
2230	};
2231	/omit-if-no-ref/ iomuxc_gpio_emc_25_gpio4_io25: IOMUXC_GPIO_EMC_25_GPIO4_IO25 {
2232		pinmux = <0x401f8078 5 0x0 0 0x401f8268>;
2233	};
2234	/omit-if-no-ref/ iomuxc_gpio_emc_25_lpuart6_tx: IOMUXC_GPIO_EMC_25_LPUART6_TX {
2235		pinmux = <0x401f8078 2 0x401f8554 0 0x401f8268>;
2236	};
2237	/omit-if-no-ref/ iomuxc_gpio_emc_25_semc_ras: IOMUXC_GPIO_EMC_25_SEMC_RAS {
2238		pinmux = <0x401f8078 0 0x0 0 0x401f8268>;
2239	};
2240	/omit-if-no-ref/ iomuxc_gpio_emc_26_enet_rx_er: IOMUXC_GPIO_EMC_26_ENET_RX_ER {
2241		pinmux = <0x401f807c 3 0x401f8440 0 0x401f826c>;
2242	};
2243	/omit-if-no-ref/ iomuxc_gpio_emc_26_flexio1_flexio12: IOMUXC_GPIO_EMC_26_FLEXIO1_FLEXIO12 {
2244		pinmux = <0x401f807c 4 0x0 0 0x401f826c>;
2245	};
2246	/omit-if-no-ref/ iomuxc_gpio_emc_26_flexpwm1_pwmb1: IOMUXC_GPIO_EMC_26_FLEXPWM1_PWMB1 {
2247		pinmux = <0x401f807c 1 0x401f846c 0 0x401f826c>;
2248	};
2249	/omit-if-no-ref/ iomuxc_gpio_emc_26_gpio4_io26: IOMUXC_GPIO_EMC_26_GPIO4_IO26 {
2250		pinmux = <0x401f807c 5 0x0 0 0x401f826c>;
2251	};
2252	/omit-if-no-ref/ iomuxc_gpio_emc_26_lpuart6_rx: IOMUXC_GPIO_EMC_26_LPUART6_RX {
2253		pinmux = <0x401f807c 2 0x401f8550 0 0x401f826c>;
2254	};
2255	/omit-if-no-ref/ iomuxc_gpio_emc_26_semc_clk: IOMUXC_GPIO_EMC_26_SEMC_CLK {
2256		pinmux = <0x401f807c 0 0x0 0 0x401f826c>;
2257	};
2258	/omit-if-no-ref/ iomuxc_gpio_emc_27_flexio1_flexio13: IOMUXC_GPIO_EMC_27_FLEXIO1_FLEXIO13 {
2259		pinmux = <0x401f8080 4 0x0 0 0x401f8270>;
2260	};
2261	/omit-if-no-ref/ iomuxc_gpio_emc_27_flexpwm1_pwma2: IOMUXC_GPIO_EMC_27_FLEXPWM1_PWMA2 {
2262		pinmux = <0x401f8080 1 0x401f8460 0 0x401f8270>;
2263	};
2264	/omit-if-no-ref/ iomuxc_gpio_emc_27_gpio4_io27: IOMUXC_GPIO_EMC_27_GPIO4_IO27 {
2265		pinmux = <0x401f8080 5 0x0 0 0x401f8270>;
2266	};
2267	/omit-if-no-ref/ iomuxc_gpio_emc_27_lpspi1_sck: IOMUXC_GPIO_EMC_27_LPSPI1_SCK {
2268		pinmux = <0x401f8080 3 0x401f84f0 0 0x401f8270>;
2269	};
2270	/omit-if-no-ref/ iomuxc_gpio_emc_27_lpuart5_rts_b: IOMUXC_GPIO_EMC_27_LPUART5_RTS_B {
2271		pinmux = <0x401f8080 2 0x0 0 0x401f8270>;
2272	};
2273	/omit-if-no-ref/ iomuxc_gpio_emc_27_semc_cke: IOMUXC_GPIO_EMC_27_SEMC_CKE {
2274		pinmux = <0x401f8080 0 0x0 0 0x401f8270>;
2275	};
2276	/omit-if-no-ref/ iomuxc_gpio_emc_28_flexio1_flexio14: IOMUXC_GPIO_EMC_28_FLEXIO1_FLEXIO14 {
2277		pinmux = <0x401f8084 4 0x0 0 0x401f8274>;
2278	};
2279	/omit-if-no-ref/ iomuxc_gpio_emc_28_flexpwm1_pwmb2: IOMUXC_GPIO_EMC_28_FLEXPWM1_PWMB2 {
2280		pinmux = <0x401f8084 1 0x401f8470 0 0x401f8274>;
2281	};
2282	/omit-if-no-ref/ iomuxc_gpio_emc_28_gpio4_io28: IOMUXC_GPIO_EMC_28_GPIO4_IO28 {
2283		pinmux = <0x401f8084 5 0x0 0 0x401f8274>;
2284	};
2285	/omit-if-no-ref/ iomuxc_gpio_emc_28_lpspi1_sdo: IOMUXC_GPIO_EMC_28_LPSPI1_SDO {
2286		pinmux = <0x401f8084 3 0x401f84f8 0 0x401f8274>;
2287	};
2288	/omit-if-no-ref/ iomuxc_gpio_emc_28_lpuart5_cts_b: IOMUXC_GPIO_EMC_28_LPUART5_CTS_B {
2289		pinmux = <0x401f8084 2 0x0 0 0x401f8274>;
2290	};
2291	/omit-if-no-ref/ iomuxc_gpio_emc_28_semc_we: IOMUXC_GPIO_EMC_28_SEMC_WE {
2292		pinmux = <0x401f8084 0 0x0 0 0x401f8274>;
2293	};
2294	/omit-if-no-ref/ iomuxc_gpio_emc_29_flexio1_flexio15: IOMUXC_GPIO_EMC_29_FLEXIO1_FLEXIO15 {
2295		pinmux = <0x401f8088 4 0x0 0 0x401f8278>;
2296	};
2297	/omit-if-no-ref/ iomuxc_gpio_emc_29_flexpwm3_pwma0: IOMUXC_GPIO_EMC_29_FLEXPWM3_PWMA0 {
2298		pinmux = <0x401f8088 1 0x0 0 0x401f8278>;
2299	};
2300	/omit-if-no-ref/ iomuxc_gpio_emc_29_gpio4_io29: IOMUXC_GPIO_EMC_29_GPIO4_IO29 {
2301		pinmux = <0x401f8088 5 0x0 0 0x401f8278>;
2302	};
2303	/omit-if-no-ref/ iomuxc_gpio_emc_29_lpspi1_sdi: IOMUXC_GPIO_EMC_29_LPSPI1_SDI {
2304		pinmux = <0x401f8088 3 0x401f84f4 0 0x401f8278>;
2305	};
2306	/omit-if-no-ref/ iomuxc_gpio_emc_29_lpuart6_rts_b: IOMUXC_GPIO_EMC_29_LPUART6_RTS_B {
2307		pinmux = <0x401f8088 2 0x0 0 0x401f8278>;
2308	};
2309	/omit-if-no-ref/ iomuxc_gpio_emc_29_semc_cs0: IOMUXC_GPIO_EMC_29_SEMC_CS0 {
2310		pinmux = <0x401f8088 0 0x0 0 0x401f8278>;
2311	};
2312	/omit-if-no-ref/ iomuxc_gpio_emc_30_csi_data23: IOMUXC_GPIO_EMC_30_CSI_DATA23 {
2313		pinmux = <0x401f808c 4 0x0 0 0x401f827c>;
2314	};
2315	/omit-if-no-ref/ iomuxc_gpio_emc_30_flexpwm3_pwmb0: IOMUXC_GPIO_EMC_30_FLEXPWM3_PWMB0 {
2316		pinmux = <0x401f808c 1 0x0 0 0x401f827c>;
2317	};
2318	/omit-if-no-ref/ iomuxc_gpio_emc_30_gpio4_io30: IOMUXC_GPIO_EMC_30_GPIO4_IO30 {
2319		pinmux = <0x401f808c 5 0x0 0 0x401f827c>;
2320	};
2321	/omit-if-no-ref/ iomuxc_gpio_emc_30_lpspi1_pcs0: IOMUXC_GPIO_EMC_30_LPSPI1_PCS0 {
2322		pinmux = <0x401f808c 3 0x401f84ec 1 0x401f827c>;
2323	};
2324	/omit-if-no-ref/ iomuxc_gpio_emc_30_lpuart6_cts_b: IOMUXC_GPIO_EMC_30_LPUART6_CTS_B {
2325		pinmux = <0x401f808c 2 0x0 0 0x401f827c>;
2326	};
2327	/omit-if-no-ref/ iomuxc_gpio_emc_30_semc_data08: IOMUXC_GPIO_EMC_30_SEMC_DATA08 {
2328		pinmux = <0x401f808c 0 0x0 0 0x401f827c>;
2329	};
2330	/omit-if-no-ref/ iomuxc_gpio_emc_31_csi_data22: IOMUXC_GPIO_EMC_31_CSI_DATA22 {
2331		pinmux = <0x401f8090 4 0x0 0 0x401f8280>;
2332	};
2333	/omit-if-no-ref/ iomuxc_gpio_emc_31_flexpwm3_pwma1: IOMUXC_GPIO_EMC_31_FLEXPWM3_PWMA1 {
2334		pinmux = <0x401f8090 1 0x0 0 0x401f8280>;
2335	};
2336	/omit-if-no-ref/ iomuxc_gpio_emc_31_gpio4_io31: IOMUXC_GPIO_EMC_31_GPIO4_IO31 {
2337		pinmux = <0x401f8090 5 0x0 0 0x401f8280>;
2338	};
2339	/omit-if-no-ref/ iomuxc_gpio_emc_31_lpspi1_pcs1: IOMUXC_GPIO_EMC_31_LPSPI1_PCS1 {
2340		pinmux = <0x401f8090 3 0x0 0 0x401f8280>;
2341	};
2342	/omit-if-no-ref/ iomuxc_gpio_emc_31_lpuart7_tx: IOMUXC_GPIO_EMC_31_LPUART7_TX {
2343		pinmux = <0x401f8090 2 0x401f855c 1 0x401f8280>;
2344	};
2345	/omit-if-no-ref/ iomuxc_gpio_emc_31_semc_data09: IOMUXC_GPIO_EMC_31_SEMC_DATA09 {
2346		pinmux = <0x401f8090 0 0x0 0 0x401f8280>;
2347	};
2348	/omit-if-no-ref/ iomuxc_gpio_emc_32_ccm_pmic_rdy: IOMUXC_GPIO_EMC_32_CCM_PMIC_RDY {
2349		pinmux = <0x401f8094 3 0x401f83fc 4 0x401f8284>;
2350	};
2351	/omit-if-no-ref/ iomuxc_gpio_emc_32_csi_data21: IOMUXC_GPIO_EMC_32_CSI_DATA21 {
2352		pinmux = <0x401f8094 4 0x0 0 0x401f8284>;
2353	};
2354	/omit-if-no-ref/ iomuxc_gpio_emc_32_flexpwm3_pwmb1: IOMUXC_GPIO_EMC_32_FLEXPWM3_PWMB1 {
2355		pinmux = <0x401f8094 1 0x0 0 0x401f8284>;
2356	};
2357	/omit-if-no-ref/ iomuxc_gpio_emc_32_gpio3_io18: IOMUXC_GPIO_EMC_32_GPIO3_IO18 {
2358		pinmux = <0x401f8094 5 0x0 0 0x401f8284>;
2359	};
2360	/omit-if-no-ref/ iomuxc_gpio_emc_32_lpuart7_rx: IOMUXC_GPIO_EMC_32_LPUART7_RX {
2361		pinmux = <0x401f8094 2 0x401f8558 1 0x401f8284>;
2362	};
2363	/omit-if-no-ref/ iomuxc_gpio_emc_32_semc_data10: IOMUXC_GPIO_EMC_32_SEMC_DATA10 {
2364		pinmux = <0x401f8094 0 0x0 0 0x401f8284>;
2365	};
2366	/omit-if-no-ref/ iomuxc_gpio_emc_33_csi_data20: IOMUXC_GPIO_EMC_33_CSI_DATA20 {
2367		pinmux = <0x401f8098 4 0x0 0 0x401f8288>;
2368	};
2369	/omit-if-no-ref/ iomuxc_gpio_emc_33_flexpwm3_pwma2: IOMUXC_GPIO_EMC_33_FLEXPWM3_PWMA2 {
2370		pinmux = <0x401f8098 1 0x0 0 0x401f8288>;
2371	};
2372	/omit-if-no-ref/ iomuxc_gpio_emc_33_gpio3_io19: IOMUXC_GPIO_EMC_33_GPIO3_IO19 {
2373		pinmux = <0x401f8098 5 0x0 0 0x401f8288>;
2374	};
2375	/omit-if-no-ref/ iomuxc_gpio_emc_33_sai3_rx_data: IOMUXC_GPIO_EMC_33_SAI3_RX_DATA {
2376		pinmux = <0x401f8098 3 0x0 0 0x401f8288>;
2377	};
2378	/omit-if-no-ref/ iomuxc_gpio_emc_33_semc_data11: IOMUXC_GPIO_EMC_33_SEMC_DATA11 {
2379		pinmux = <0x401f8098 0 0x0 0 0x401f8288>;
2380	};
2381	/omit-if-no-ref/ iomuxc_gpio_emc_33_usdhc1_reset_b: IOMUXC_GPIO_EMC_33_USDHC1_RESET_B {
2382		pinmux = <0x401f8098 2 0x0 0 0x401f8288>;
2383	};
2384	/omit-if-no-ref/ iomuxc_gpio_emc_34_csi_data19: IOMUXC_GPIO_EMC_34_CSI_DATA19 {
2385		pinmux = <0x401f809c 4 0x0 0 0x401f828c>;
2386	};
2387	/omit-if-no-ref/ iomuxc_gpio_emc_34_flexpwm3_pwmb2: IOMUXC_GPIO_EMC_34_FLEXPWM3_PWMB2 {
2388		pinmux = <0x401f809c 1 0x0 0 0x401f828c>;
2389	};
2390	/omit-if-no-ref/ iomuxc_gpio_emc_34_gpio3_io20: IOMUXC_GPIO_EMC_34_GPIO3_IO20 {
2391		pinmux = <0x401f809c 5 0x0 0 0x401f828c>;
2392	};
2393	/omit-if-no-ref/ iomuxc_gpio_emc_34_sai3_rx_sync: IOMUXC_GPIO_EMC_34_SAI3_RX_SYNC {
2394		pinmux = <0x401f809c 3 0x0 0 0x401f828c>;
2395	};
2396	/omit-if-no-ref/ iomuxc_gpio_emc_34_semc_data12: IOMUXC_GPIO_EMC_34_SEMC_DATA12 {
2397		pinmux = <0x401f809c 0 0x0 0 0x401f828c>;
2398	};
2399	/omit-if-no-ref/ iomuxc_gpio_emc_34_usdhc1_vselect: IOMUXC_GPIO_EMC_34_USDHC1_VSELECT {
2400		pinmux = <0x401f809c 2 0x0 0 0x401f828c>;
2401	};
2402	/omit-if-no-ref/ iomuxc_gpio_emc_35_csi_data18: IOMUXC_GPIO_EMC_35_CSI_DATA18 {
2403		pinmux = <0x401f80a0 4 0x0 0 0x401f8290>;
2404	};
2405	/omit-if-no-ref/ iomuxc_gpio_emc_35_gpio3_io21: IOMUXC_GPIO_EMC_35_GPIO3_IO21 {
2406		pinmux = <0x401f80a0 5 0x0 0 0x401f8290>;
2407	};
2408	/omit-if-no-ref/ iomuxc_gpio_emc_35_gpt1_compare1: IOMUXC_GPIO_EMC_35_GPT1_COMPARE1 {
2409		pinmux = <0x401f80a0 2 0x0 0 0x401f8290>;
2410	};
2411	/omit-if-no-ref/ iomuxc_gpio_emc_35_sai3_rx_bclk: IOMUXC_GPIO_EMC_35_SAI3_RX_BCLK {
2412		pinmux = <0x401f80a0 3 0x0 0 0x401f8290>;
2413	};
2414	/omit-if-no-ref/ iomuxc_gpio_emc_35_semc_data13: IOMUXC_GPIO_EMC_35_SEMC_DATA13 {
2415		pinmux = <0x401f80a0 0 0x0 0 0x401f8290>;
2416	};
2417	/omit-if-no-ref/ iomuxc_gpio_emc_35_usdhc1_cd_b: IOMUXC_GPIO_EMC_35_USDHC1_CD_B {
2418		pinmux = <0x401f80a0 6 0x401f85d4 0 0x401f8290>;
2419	};
2420	/omit-if-no-ref/ iomuxc_gpio_emc_35_xbar1_xbar_in18: IOMUXC_GPIO_EMC_35_XBAR1_XBAR_IN18 {
2421		pinmux = <0x401f80a0 1 0x401f8630 0 0x401f8290>;
2422		gpr = <0x400ac018 0x1e 0x0>;
2423	};
2424	/omit-if-no-ref/ iomuxc_gpio_emc_35_xbar1_xbar_inout18: IOMUXC_GPIO_EMC_35_XBAR1_XBAR_INOUT18 {
2425		pinmux = <0x401f80a0 1 0x401f8630 0 0x401f8290>;
2426		gpr = <0x400ac018 0x1e 0x0>;
2427	};
2428	/omit-if-no-ref/ iomuxc_gpio_emc_36_csi_data17: IOMUXC_GPIO_EMC_36_CSI_DATA17 {
2429		pinmux = <0x401f80a4 4 0x0 0 0x401f8294>;
2430	};
2431	/omit-if-no-ref/ iomuxc_gpio_emc_36_gpio3_io22: IOMUXC_GPIO_EMC_36_GPIO3_IO22 {
2432		pinmux = <0x401f80a4 5 0x0 0 0x401f8294>;
2433	};
2434	/omit-if-no-ref/ iomuxc_gpio_emc_36_gpt1_compare2: IOMUXC_GPIO_EMC_36_GPT1_COMPARE2 {
2435		pinmux = <0x401f80a4 2 0x0 0 0x401f8294>;
2436	};
2437	/omit-if-no-ref/ iomuxc_gpio_emc_36_sai3_tx_data: IOMUXC_GPIO_EMC_36_SAI3_TX_DATA {
2438		pinmux = <0x401f80a4 3 0x0 0 0x401f8294>;
2439	};
2440	/omit-if-no-ref/ iomuxc_gpio_emc_36_semc_data14: IOMUXC_GPIO_EMC_36_SEMC_DATA14 {
2441		pinmux = <0x401f80a4 0 0x0 0 0x401f8294>;
2442	};
2443	/omit-if-no-ref/ iomuxc_gpio_emc_36_usdhc1_wp: IOMUXC_GPIO_EMC_36_USDHC1_WP {
2444		pinmux = <0x401f80a4 6 0x401f85d8 1 0x401f8294>;
2445	};
2446	/omit-if-no-ref/ iomuxc_gpio_emc_36_xbar1_xbar_in22: IOMUXC_GPIO_EMC_36_XBAR1_XBAR_IN22 {
2447		pinmux = <0x401f80a4 1 0x401f8638 0 0x401f8294>;
2448	};
2449	/omit-if-no-ref/ iomuxc_gpio_emc_37_csi_data16: IOMUXC_GPIO_EMC_37_CSI_DATA16 {
2450		pinmux = <0x401f80a8 4 0x0 0 0x401f8298>;
2451	};
2452	/omit-if-no-ref/ iomuxc_gpio_emc_37_gpio3_io23: IOMUXC_GPIO_EMC_37_GPIO3_IO23 {
2453		pinmux = <0x401f80a8 5 0x0 0 0x401f8298>;
2454	};
2455	/omit-if-no-ref/ iomuxc_gpio_emc_37_gpt1_compare3: IOMUXC_GPIO_EMC_37_GPT1_COMPARE3 {
2456		pinmux = <0x401f80a8 2 0x0 0 0x401f8298>;
2457	};
2458	/omit-if-no-ref/ iomuxc_gpio_emc_37_sai3_mclk: IOMUXC_GPIO_EMC_37_SAI3_MCLK {
2459		pinmux = <0x401f80a8 3 0x0 0 0x401f8298>;
2460	};
2461	/omit-if-no-ref/ iomuxc_gpio_emc_37_semc_data15: IOMUXC_GPIO_EMC_37_SEMC_DATA15 {
2462		pinmux = <0x401f80a8 0 0x0 0 0x401f8298>;
2463	};
2464	/omit-if-no-ref/ iomuxc_gpio_emc_37_usdhc2_wp: IOMUXC_GPIO_EMC_37_USDHC2_WP {
2465		pinmux = <0x401f80a8 6 0x401f8608 0 0x401f8298>;
2466	};
2467	/omit-if-no-ref/ iomuxc_gpio_emc_37_xbar1_xbar_in23: IOMUXC_GPIO_EMC_37_XBAR1_XBAR_IN23 {
2468		pinmux = <0x401f80a8 1 0x401f863c 0 0x401f8298>;
2469	};
2470	/omit-if-no-ref/ iomuxc_gpio_emc_38_csi_field: IOMUXC_GPIO_EMC_38_CSI_FIELD {
2471		pinmux = <0x401f80ac 4 0x0 0 0x401f829c>;
2472	};
2473	/omit-if-no-ref/ iomuxc_gpio_emc_38_flexpwm1_pwma3: IOMUXC_GPIO_EMC_38_FLEXPWM1_PWMA3 {
2474		pinmux = <0x401f80ac 1 0x401f8454 2 0x401f829c>;
2475	};
2476	/omit-if-no-ref/ iomuxc_gpio_emc_38_gpio3_io24: IOMUXC_GPIO_EMC_38_GPIO3_IO24 {
2477		pinmux = <0x401f80ac 5 0x0 0 0x401f829c>;
2478	};
2479	/omit-if-no-ref/ iomuxc_gpio_emc_38_lpuart8_tx: IOMUXC_GPIO_EMC_38_LPUART8_TX {
2480		pinmux = <0x401f80ac 2 0x401f8564 2 0x401f829c>;
2481	};
2482	/omit-if-no-ref/ iomuxc_gpio_emc_38_sai3_tx_bclk: IOMUXC_GPIO_EMC_38_SAI3_TX_BCLK {
2483		pinmux = <0x401f80ac 3 0x0 0 0x401f829c>;
2484	};
2485	/omit-if-no-ref/ iomuxc_gpio_emc_38_semc_dm1: IOMUXC_GPIO_EMC_38_SEMC_DM1 {
2486		pinmux = <0x401f80ac 0 0x0 0 0x401f829c>;
2487	};
2488	/omit-if-no-ref/ iomuxc_gpio_emc_38_usdhc2_vselect: IOMUXC_GPIO_EMC_38_USDHC2_VSELECT {
2489		pinmux = <0x401f80ac 6 0x0 0 0x401f829c>;
2490	};
2491	/omit-if-no-ref/ iomuxc_gpio_emc_39_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_39_FLEXPWM1_PWMB3 {
2492		pinmux = <0x401f80b0 1 0x401f8464 2 0x401f82a0>;
2493	};
2494	/omit-if-no-ref/ iomuxc_gpio_emc_39_gpio3_io25: IOMUXC_GPIO_EMC_39_GPIO3_IO25 {
2495		pinmux = <0x401f80b0 5 0x0 0 0x401f82a0>;
2496	};
2497	/omit-if-no-ref/ iomuxc_gpio_emc_39_lpuart8_rx: IOMUXC_GPIO_EMC_39_LPUART8_RX {
2498		pinmux = <0x401f80b0 2 0x401f8560 2 0x401f82a0>;
2499	};
2500	/omit-if-no-ref/ iomuxc_gpio_emc_39_sai3_tx_sync: IOMUXC_GPIO_EMC_39_SAI3_TX_SYNC {
2501		pinmux = <0x401f80b0 3 0x0 0 0x401f82a0>;
2502	};
2503	/omit-if-no-ref/ iomuxc_gpio_emc_39_semc_dqs: IOMUXC_GPIO_EMC_39_SEMC_DQS {
2504		pinmux = <0x401f80b0 0 0x0 0 0x401f82a0>;
2505	};
2506	/omit-if-no-ref/ iomuxc_gpio_emc_39_usdhc2_cd_b: IOMUXC_GPIO_EMC_39_USDHC2_CD_B {
2507		pinmux = <0x401f80b0 6 0x401f85e0 1 0x401f82a0>;
2508	};
2509	/omit-if-no-ref/ iomuxc_gpio_emc_39_wdog1_b: IOMUXC_GPIO_EMC_39_WDOG1_B {
2510		pinmux = <0x401f80b0 4 0x0 0 0x401f82a0>;
2511	};
2512	/omit-if-no-ref/ iomuxc_gpio_emc_40_enet_mdc: IOMUXC_GPIO_EMC_40_ENET_MDC {
2513		pinmux = <0x401f80b4 4 0x0 0 0x401f82a4>;
2514	};
2515	/omit-if-no-ref/ iomuxc_gpio_emc_40_gpio3_io26: IOMUXC_GPIO_EMC_40_GPIO3_IO26 {
2516		pinmux = <0x401f80b4 5 0x0 0 0x401f82a4>;
2517	};
2518	/omit-if-no-ref/ iomuxc_gpio_emc_40_gpt2_capture2: IOMUXC_GPIO_EMC_40_GPT2_CAPTURE2 {
2519		pinmux = <0x401f80b4 1 0x0 0 0x401f82a4>;
2520	};
2521	/omit-if-no-ref/ iomuxc_gpio_emc_40_lpspi1_pcs2: IOMUXC_GPIO_EMC_40_LPSPI1_PCS2 {
2522		pinmux = <0x401f80b4 2 0x0 0 0x401f82a4>;
2523	};
2524	/omit-if-no-ref/ iomuxc_gpio_emc_40_semc_rdy: IOMUXC_GPIO_EMC_40_SEMC_RDY {
2525		pinmux = <0x401f80b4 0 0x0 0 0x401f82a4>;
2526	};
2527	/omit-if-no-ref/ iomuxc_gpio_emc_40_usb_otg2_oc: IOMUXC_GPIO_EMC_40_USB_OTG2_OC {
2528		pinmux = <0x401f80b4 3 0x401f85cc 1 0x401f82a4>;
2529	};
2530	/omit-if-no-ref/ iomuxc_gpio_emc_40_usdhc2_reset_b: IOMUXC_GPIO_EMC_40_USDHC2_RESET_B {
2531		pinmux = <0x401f80b4 6 0x0 0 0x401f82a4>;
2532	};
2533	/omit-if-no-ref/ iomuxc_gpio_emc_41_enet_mdio: IOMUXC_GPIO_EMC_41_ENET_MDIO {
2534		pinmux = <0x401f80b8 4 0x401f8430 1 0x401f82a8>;
2535	};
2536	/omit-if-no-ref/ iomuxc_gpio_emc_41_gpio3_io27: IOMUXC_GPIO_EMC_41_GPIO3_IO27 {
2537		pinmux = <0x401f80b8 5 0x0 0 0x401f82a8>;
2538	};
2539	/omit-if-no-ref/ iomuxc_gpio_emc_41_gpt2_capture1: IOMUXC_GPIO_EMC_41_GPT2_CAPTURE1 {
2540		pinmux = <0x401f80b8 1 0x0 0 0x401f82a8>;
2541	};
2542	/omit-if-no-ref/ iomuxc_gpio_emc_41_lpspi1_pcs3: IOMUXC_GPIO_EMC_41_LPSPI1_PCS3 {
2543		pinmux = <0x401f80b8 2 0x0 0 0x401f82a8>;
2544	};
2545	/omit-if-no-ref/ iomuxc_gpio_emc_41_semc_csx0: IOMUXC_GPIO_EMC_41_SEMC_CSX0 {
2546		pinmux = <0x401f80b8 0 0x0 0 0x401f82a8>;
2547	};
2548	/omit-if-no-ref/ iomuxc_gpio_emc_41_usb_otg2_pwr: IOMUXC_GPIO_EMC_41_USB_OTG2_PWR {
2549		pinmux = <0x401f80b8 3 0x0 0 0x401f82a8>;
2550	};
2551	/omit-if-no-ref/ iomuxc_gpio_emc_41_usdhc1_vselect: IOMUXC_GPIO_EMC_41_USDHC1_VSELECT {
2552		pinmux = <0x401f80b8 6 0x0 0 0x401f82a8>;
2553	};
2554	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexpwm1_pwma0: IOMUXC_GPIO_SD_B0_00_FLEXPWM1_PWMA0 {
2555		pinmux = <0x401f81bc 1 0x401f8458 1 0x401f83ac>;
2556	};
2557	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B0_00_FLEXSPI_A_SS1_B {
2558		pinmux = <0x401f81bc 6 0x0 0 0x401f83ac>;
2559	};
2560	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_gpio3_io12: IOMUXC_GPIO_SD_B0_00_GPIO3_IO12 {
2561		pinmux = <0x401f81bc 5 0x0 0 0x401f83ac>;
2562	};
2563	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpi2c3_scl: IOMUXC_GPIO_SD_B0_00_LPI2C3_SCL {
2564		pinmux = <0x401f81bc 2 0x401f84dc 1 0x401f83ac>;
2565	};
2566	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpspi1_sck: IOMUXC_GPIO_SD_B0_00_LPSPI1_SCK {
2567		pinmux = <0x401f81bc 4 0x401f84f0 1 0x401f83ac>;
2568	};
2569	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_usdhc1_cmd: IOMUXC_GPIO_SD_B0_00_USDHC1_CMD {
2570		pinmux = <0x401f81bc 0 0x0 0 0x401f83ac>;
2571	};
2572	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_in04: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_IN04 {
2573		pinmux = <0x401f81bc 3 0x401f8614 1 0x401f83ac>;
2574		gpr = <0x400ac018 0x10 0x0>;
2575	};
2576	/omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_inout04: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_INOUT04 {
2577		pinmux = <0x401f81bc 3 0x401f8614 1 0x401f83ac>;
2578		gpr = <0x400ac018 0x10 0x0>;
2579	};
2580	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexpwm1_pwmb0: IOMUXC_GPIO_SD_B0_01_FLEXPWM1_PWMB0 {
2581		pinmux = <0x401f81c0 1 0x401f8468 1 0x401f83b0>;
2582	};
2583	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexspi_b_ss1_b: IOMUXC_GPIO_SD_B0_01_FLEXSPI_B_SS1_B {
2584		pinmux = <0x401f81c0 6 0x0 0 0x401f83b0>;
2585	};
2586	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_gpio3_io13: IOMUXC_GPIO_SD_B0_01_GPIO3_IO13 {
2587		pinmux = <0x401f81c0 5 0x0 0 0x401f83b0>;
2588	};
2589	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpi2c3_sda: IOMUXC_GPIO_SD_B0_01_LPI2C3_SDA {
2590		pinmux = <0x401f81c0 2 0x401f84e0 1 0x401f83b0>;
2591	};
2592	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpspi1_pcs0: IOMUXC_GPIO_SD_B0_01_LPSPI1_PCS0 {
2593		pinmux = <0x401f81c0 4 0x401f84ec 0 0x401f83b0>;
2594	};
2595	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_usdhc1_clk: IOMUXC_GPIO_SD_B0_01_USDHC1_CLK {
2596		pinmux = <0x401f81c0 0 0x0 0 0x401f83b0>;
2597	};
2598	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_in05: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_IN05 {
2599		pinmux = <0x401f81c0 3 0x401f8618 1 0x401f83b0>;
2600		gpr = <0x400ac018 0x11 0x0>;
2601	};
2602	/omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_inout05: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_INOUT05 {
2603		pinmux = <0x401f81c0 3 0x401f8618 1 0x401f83b0>;
2604		gpr = <0x400ac018 0x11 0x0>;
2605	};
2606	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_flexpwm1_pwma1: IOMUXC_GPIO_SD_B0_02_FLEXPWM1_PWMA1 {
2607		pinmux = <0x401f81c4 1 0x401f845c 1 0x401f83b4>;
2608	};
2609	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_gpio3_io14: IOMUXC_GPIO_SD_B0_02_GPIO3_IO14 {
2610		pinmux = <0x401f81c4 5 0x0 0 0x401f83b4>;
2611	};
2612	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpspi1_sdo: IOMUXC_GPIO_SD_B0_02_LPSPI1_SDO {
2613		pinmux = <0x401f81c4 4 0x401f84f8 1 0x401f83b4>;
2614	};
2615	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpuart8_cts_b: IOMUXC_GPIO_SD_B0_02_LPUART8_CTS_B {
2616		pinmux = <0x401f81c4 2 0x0 0 0x401f83b4>;
2617	};
2618	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_usdhc1_data0: IOMUXC_GPIO_SD_B0_02_USDHC1_DATA0 {
2619		pinmux = <0x401f81c4 0 0x0 0 0x401f83b4>;
2620	};
2621	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_in06: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_IN06 {
2622		pinmux = <0x401f81c4 3 0x401f861c 1 0x401f83b4>;
2623		gpr = <0x400ac018 0x12 0x0>;
2624	};
2625	/omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_inout06: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_INOUT06 {
2626		pinmux = <0x401f81c4 3 0x401f861c 1 0x401f83b4>;
2627		gpr = <0x400ac018 0x12 0x0>;
2628	};
2629	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_flexpwm1_pwmb1: IOMUXC_GPIO_SD_B0_03_FLEXPWM1_PWMB1 {
2630		pinmux = <0x401f81c8 1 0x401f846c 1 0x401f83b8>;
2631	};
2632	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_gpio3_io15: IOMUXC_GPIO_SD_B0_03_GPIO3_IO15 {
2633		pinmux = <0x401f81c8 5 0x0 0 0x401f83b8>;
2634	};
2635	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpspi1_sdi: IOMUXC_GPIO_SD_B0_03_LPSPI1_SDI {
2636		pinmux = <0x401f81c8 4 0x401f84f4 1 0x401f83b8>;
2637	};
2638	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpuart8_rts_b: IOMUXC_GPIO_SD_B0_03_LPUART8_RTS_B {
2639		pinmux = <0x401f81c8 2 0x0 0 0x401f83b8>;
2640	};
2641	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_usdhc1_data1: IOMUXC_GPIO_SD_B0_03_USDHC1_DATA1 {
2642		pinmux = <0x401f81c8 0 0x0 0 0x401f83b8>;
2643	};
2644	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_xbar1_xbar_in07: IOMUXC_GPIO_SD_B0_03_XBAR1_XBAR_IN07 {
2645		pinmux = <0x401f81c8 3 0x401f8620 1 0x401f83b8>;
2646		gpr = <0x400ac018 0x13 0x0>;
2647	};
2648	/omit-if-no-ref/ iomuxc_gpio_sd_b0_03_xbar1_xbar_inout07: IOMUXC_GPIO_SD_B0_03_XBAR1_XBAR_INOUT07 {
2649		pinmux = <0x401f81c8 3 0x401f8620 1 0x401f83b8>;
2650		gpr = <0x400ac018 0x13 0x0>;
2651	};
2652	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_ccm_clko1: IOMUXC_GPIO_SD_B0_04_CCM_CLKO1 {
2653		pinmux = <0x401f81cc 6 0x0 0 0x401f83bc>;
2654	};
2655	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexpwm1_pwma2: IOMUXC_GPIO_SD_B0_04_FLEXPWM1_PWMA2 {
2656		pinmux = <0x401f81cc 1 0x401f8460 1 0x401f83bc>;
2657	};
2658	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B0_04_FLEXSPI_B_SS0_B {
2659		pinmux = <0x401f81cc 4 0x0 0 0x401f83bc>;
2660	};
2661	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_gpio3_io16: IOMUXC_GPIO_SD_B0_04_GPIO3_IO16 {
2662		pinmux = <0x401f81cc 5 0x0 0 0x401f83bc>;
2663	};
2664	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_lpuart8_tx: IOMUXC_GPIO_SD_B0_04_LPUART8_TX {
2665		pinmux = <0x401f81cc 2 0x401f8564 0 0x401f83bc>;
2666	};
2667	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_usdhc1_data2: IOMUXC_GPIO_SD_B0_04_USDHC1_DATA2 {
2668		pinmux = <0x401f81cc 0 0x0 0 0x401f83bc>;
2669	};
2670	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_xbar1_xbar_in08: IOMUXC_GPIO_SD_B0_04_XBAR1_XBAR_IN08 {
2671		pinmux = <0x401f81cc 3 0x401f8624 1 0x401f83bc>;
2672		gpr = <0x400ac018 0x14 0x0>;
2673	};
2674	/omit-if-no-ref/ iomuxc_gpio_sd_b0_04_xbar1_xbar_inout08: IOMUXC_GPIO_SD_B0_04_XBAR1_XBAR_INOUT08 {
2675		pinmux = <0x401f81cc 3 0x401f8624 1 0x401f83bc>;
2676		gpr = <0x400ac018 0x14 0x0>;
2677	};
2678	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_ccm_clko2: IOMUXC_GPIO_SD_B0_05_CCM_CLKO2 {
2679		pinmux = <0x401f81d0 6 0x0 0 0x401f83c0>;
2680	};
2681	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexpwm1_pwmb2: IOMUXC_GPIO_SD_B0_05_FLEXPWM1_PWMB2 {
2682		pinmux = <0x401f81d0 1 0x401f8470 1 0x401f83c0>;
2683	};
2684	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexspi_b_dqs: IOMUXC_GPIO_SD_B0_05_FLEXSPI_B_DQS {
2685		pinmux = <0x401f81d0 4 0x0 0 0x401f83c0>;
2686	};
2687	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_gpio3_io17: IOMUXC_GPIO_SD_B0_05_GPIO3_IO17 {
2688		pinmux = <0x401f81d0 5 0x0 0 0x401f83c0>;
2689	};
2690	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_lpuart8_rx: IOMUXC_GPIO_SD_B0_05_LPUART8_RX {
2691		pinmux = <0x401f81d0 2 0x401f8560 0 0x401f83c0>;
2692	};
2693	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_usdhc1_data3: IOMUXC_GPIO_SD_B0_05_USDHC1_DATA3 {
2694		pinmux = <0x401f81d0 0 0x0 0 0x401f83c0>;
2695	};
2696	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_xbar1_xbar_in09: IOMUXC_GPIO_SD_B0_05_XBAR1_XBAR_IN09 {
2697		pinmux = <0x401f81d0 3 0x401f8628 1 0x401f83c0>;
2698		gpr = <0x400ac018 0x15 0x0>;
2699	};
2700	/omit-if-no-ref/ iomuxc_gpio_sd_b0_05_xbar1_xbar_inout09: IOMUXC_GPIO_SD_B0_05_XBAR1_XBAR_INOUT09 {
2701		pinmux = <0x401f81d0 3 0x401f8628 1 0x401f83c0>;
2702		gpr = <0x400ac018 0x15 0x0>;
2703	};
2704	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexpwm1_pwma3: IOMUXC_GPIO_SD_B1_00_FLEXPWM1_PWMA3 {
2705		pinmux = <0x401f81d4 2 0x401f8454 0 0x401f83c4>;
2706	};
2707	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexspi_b_data3: IOMUXC_GPIO_SD_B1_00_FLEXSPI_B_DATA3 {
2708		pinmux = <0x401f81d4 1 0x401f84c4 0 0x401f83c4>;
2709	};
2710	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio3_io00: IOMUXC_GPIO_SD_B1_00_GPIO3_IO00 {
2711		pinmux = <0x401f81d4 5 0x0 0 0x401f83c4>;
2712	};
2713	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_lpuart4_tx: IOMUXC_GPIO_SD_B1_00_LPUART4_TX {
2714		pinmux = <0x401f81d4 4 0x401f8544 0 0x401f83c4>;
2715	};
2716	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_sai1_tx_data3: IOMUXC_GPIO_SD_B1_00_SAI1_TX_DATA3 {
2717		pinmux = <0x401f81d4 3 0x401f8598 0 0x401f83c4>;
2718	};
2719	/omit-if-no-ref/ iomuxc_gpio_sd_b1_00_usdhc2_data3: IOMUXC_GPIO_SD_B1_00_USDHC2_DATA3 {
2720		pinmux = <0x401f81d4 0 0x401f85f4 0 0x401f83c4>;
2721	};
2722	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexpwm1_pwmb3: IOMUXC_GPIO_SD_B1_01_FLEXPWM1_PWMB3 {
2723		pinmux = <0x401f81d8 2 0x401f8464 0 0x401f83c8>;
2724	};
2725	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexspi_b_data2: IOMUXC_GPIO_SD_B1_01_FLEXSPI_B_DATA2 {
2726		pinmux = <0x401f81d8 1 0x401f84c0 0 0x401f83c8>;
2727	};
2728	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio3_io01: IOMUXC_GPIO_SD_B1_01_GPIO3_IO01 {
2729		pinmux = <0x401f81d8 5 0x0 0 0x401f83c8>;
2730	};
2731	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_lpuart4_rx: IOMUXC_GPIO_SD_B1_01_LPUART4_RX {
2732		pinmux = <0x401f81d8 4 0x401f8540 0 0x401f83c8>;
2733	};
2734	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_sai1_tx_data2: IOMUXC_GPIO_SD_B1_01_SAI1_TX_DATA2 {
2735		pinmux = <0x401f81d8 3 0x401f859c 0 0x401f83c8>;
2736	};
2737	/omit-if-no-ref/ iomuxc_gpio_sd_b1_01_usdhc2_data2: IOMUXC_GPIO_SD_B1_01_USDHC2_DATA2 {
2738		pinmux = <0x401f81d8 0 0x401f85f0 0 0x401f83c8>;
2739	};
2740	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_ccm_wait: IOMUXC_GPIO_SD_B1_02_CCM_WAIT {
2741		pinmux = <0x401f81dc 6 0x0 0 0x401f83cc>;
2742	};
2743	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexcan1_tx: IOMUXC_GPIO_SD_B1_02_FLEXCAN1_TX {
2744		pinmux = <0x401f81dc 4 0x0 0 0x401f83cc>;
2745	};
2746	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexpwm2_pwma3: IOMUXC_GPIO_SD_B1_02_FLEXPWM2_PWMA3 {
2747		pinmux = <0x401f81dc 2 0x401f8474 0 0x401f83cc>;
2748	};
2749	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexspi_b_data1: IOMUXC_GPIO_SD_B1_02_FLEXSPI_B_DATA1 {
2750		pinmux = <0x401f81dc 1 0x401f84bc 0 0x401f83cc>;
2751	};
2752	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio3_io02: IOMUXC_GPIO_SD_B1_02_GPIO3_IO02 {
2753		pinmux = <0x401f81dc 5 0x0 0 0x401f83cc>;
2754	};
2755	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_sai1_tx_data1: IOMUXC_GPIO_SD_B1_02_SAI1_TX_DATA1 {
2756		pinmux = <0x401f81dc 3 0x401f85a0 0 0x401f83cc>;
2757	};
2758	/omit-if-no-ref/ iomuxc_gpio_sd_b1_02_usdhc2_data1: IOMUXC_GPIO_SD_B1_02_USDHC2_DATA1 {
2759		pinmux = <0x401f81dc 0 0x401f85ec 0 0x401f83cc>;
2760	};
2761	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_ccm_pmic_rdy: IOMUXC_GPIO_SD_B1_03_CCM_PMIC_RDY {
2762		pinmux = <0x401f81e0 6 0x401f83fc 0 0x401f83d0>;
2763	};
2764	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexcan1_rx: IOMUXC_GPIO_SD_B1_03_FLEXCAN1_RX {
2765		pinmux = <0x401f81e0 4 0x401f844c 0 0x401f83d0>;
2766	};
2767	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexpwm2_pwmb3: IOMUXC_GPIO_SD_B1_03_FLEXPWM2_PWMB3 {
2768		pinmux = <0x401f81e0 2 0x401f8484 0 0x401f83d0>;
2769	};
2770	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexspi_b_data0: IOMUXC_GPIO_SD_B1_03_FLEXSPI_B_DATA0 {
2771		pinmux = <0x401f81e0 1 0x401f84b8 0 0x401f83d0>;
2772	};
2773	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio3_io03: IOMUXC_GPIO_SD_B1_03_GPIO3_IO03 {
2774		pinmux = <0x401f81e0 5 0x0 0 0x401f83d0>;
2775	};
2776	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_sai1_mclk: IOMUXC_GPIO_SD_B1_03_SAI1_MCLK {
2777		pinmux = <0x401f81e0 3 0x401f858c 0 0x401f83d0>;
2778	};
2779	/omit-if-no-ref/ iomuxc_gpio_sd_b1_03_usdhc2_data0: IOMUXC_GPIO_SD_B1_03_USDHC2_DATA0 {
2780		pinmux = <0x401f81e0 0 0x401f85e8 0 0x401f83d0>;
2781	};
2782	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_ccm_stop: IOMUXC_GPIO_SD_B1_04_CCM_STOP {
2783		pinmux = <0x401f81e4 6 0x0 0 0x401f83d4>;
2784	};
2785	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B1_04_FLEXSPI_A_SS1_B {
2786		pinmux = <0x401f81e4 4 0x0 0 0x401f83d4>;
2787	};
2788	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_b_sclk: IOMUXC_GPIO_SD_B1_04_FLEXSPI_B_SCLK {
2789		pinmux = <0x401f81e4 1 0x0 0 0x401f83d4>;
2790	};
2791	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio3_io04: IOMUXC_GPIO_SD_B1_04_GPIO3_IO04 {
2792		pinmux = <0x401f81e4 5 0x0 0 0x401f83d4>;
2793	};
2794	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_lpi2c1_scl: IOMUXC_GPIO_SD_B1_04_LPI2C1_SCL {
2795		pinmux = <0x401f81e4 2 0x401f84cc 0 0x401f83d4>;
2796	};
2797	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_sai1_rx_sync: IOMUXC_GPIO_SD_B1_04_SAI1_RX_SYNC {
2798		pinmux = <0x401f81e4 3 0x401f85a4 0 0x401f83d4>;
2799	};
2800	/omit-if-no-ref/ iomuxc_gpio_sd_b1_04_usdhc2_clk: IOMUXC_GPIO_SD_B1_04_USDHC2_CLK {
2801		pinmux = <0x401f81e4 0 0x401f85dc 0 0x401f83d4>;
2802	};
2803	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_a_dqs: IOMUXC_GPIO_SD_B1_05_FLEXSPI_A_DQS {
2804		pinmux = <0x401f81e8 1 0x401f84a4 0 0x401f83d8>;
2805	};
2806	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B1_05_FLEXSPI_B_SS0_B {
2807		pinmux = <0x401f81e8 4 0x0 0 0x401f83d8>;
2808	};
2809	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio3_io05: IOMUXC_GPIO_SD_B1_05_GPIO3_IO05 {
2810		pinmux = <0x401f81e8 5 0x0 0 0x401f83d8>;
2811	};
2812	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_lpi2c1_sda: IOMUXC_GPIO_SD_B1_05_LPI2C1_SDA {
2813		pinmux = <0x401f81e8 2 0x401f84d0 0 0x401f83d8>;
2814	};
2815	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sai1_rx_bclk: IOMUXC_GPIO_SD_B1_05_SAI1_RX_BCLK {
2816		pinmux = <0x401f81e8 3 0x401f8590 0 0x401f83d8>;
2817	};
2818	/omit-if-no-ref/ iomuxc_gpio_sd_b1_05_usdhc2_cmd: IOMUXC_GPIO_SD_B1_05_USDHC2_CMD {
2819		pinmux = <0x401f81e8 0 0x401f85e4 0 0x401f83d8>;
2820	};
2821	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_flexspi_a_ss0_b: IOMUXC_GPIO_SD_B1_06_FLEXSPI_A_SS0_B {
2822		pinmux = <0x401f81ec 1 0x0 0 0x401f83dc>;
2823	};
2824	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_gpio3_io06: IOMUXC_GPIO_SD_B1_06_GPIO3_IO06 {
2825		pinmux = <0x401f81ec 5 0x0 0 0x401f83dc>;
2826	};
2827	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpspi2_pcs0: IOMUXC_GPIO_SD_B1_06_LPSPI2_PCS0 {
2828		pinmux = <0x401f81ec 4 0x401f84fc 0 0x401f83dc>;
2829	};
2830	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpuart7_cts_b: IOMUXC_GPIO_SD_B1_06_LPUART7_CTS_B {
2831		pinmux = <0x401f81ec 2 0x0 0 0x401f83dc>;
2832	};
2833	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_sai1_rx_data0: IOMUXC_GPIO_SD_B1_06_SAI1_RX_DATA0 {
2834		pinmux = <0x401f81ec 3 0x401f8594 0 0x401f83dc>;
2835	};
2836	/omit-if-no-ref/ iomuxc_gpio_sd_b1_06_usdhc2_reset_b: IOMUXC_GPIO_SD_B1_06_USDHC2_RESET_B {
2837		pinmux = <0x401f81ec 0 0x0 0 0x401f83dc>;
2838	};
2839	/omit-if-no-ref/ iomuxc_gpio_sd_b1_07_flexspi_a_sclk: IOMUXC_GPIO_SD_B1_07_FLEXSPI_A_SCLK {
2840		pinmux = <0x401f81f0 1 0x401f84c8 0 0x401f83e0>;
2841	};
2842	/omit-if-no-ref/ iomuxc_gpio_sd_b1_07_gpio3_io07: IOMUXC_GPIO_SD_B1_07_GPIO3_IO07 {
2843		pinmux = <0x401f81f0 5 0x0 0 0x401f83e0>;
2844	};
2845	/omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpspi2_sck: IOMUXC_GPIO_SD_B1_07_LPSPI2_SCK {
2846		pinmux = <0x401f81f0 4 0x401f8500 0 0x401f83e0>;
2847	};
2848	/omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpuart7_rts_b: IOMUXC_GPIO_SD_B1_07_LPUART7_RTS_B {
2849		pinmux = <0x401f81f0 2 0x0 0 0x401f83e0>;
2850	};
2851	/omit-if-no-ref/ iomuxc_gpio_sd_b1_07_sai1_tx_data0: IOMUXC_GPIO_SD_B1_07_SAI1_TX_DATA0 {
2852		pinmux = <0x401f81f0 3 0x0 0 0x401f83e0>;
2853	};
2854	/omit-if-no-ref/ iomuxc_gpio_sd_b1_07_semc_csx1: IOMUXC_GPIO_SD_B1_07_SEMC_CSX1 {
2855		pinmux = <0x401f81f0 0 0x0 0 0x401f83e0>;
2856	};
2857	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_flexspi_a_data0: IOMUXC_GPIO_SD_B1_08_FLEXSPI_A_DATA0 {
2858		pinmux = <0x401f81f4 1 0x401f84a8 0 0x401f83e4>;
2859	};
2860	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_gpio3_io08: IOMUXC_GPIO_SD_B1_08_GPIO3_IO08 {
2861		pinmux = <0x401f81f4 5 0x0 0 0x401f83e4>;
2862	};
2863	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpspi2_sdo: IOMUXC_GPIO_SD_B1_08_LPSPI2_SDO {
2864		pinmux = <0x401f81f4 4 0x401f8508 0 0x401f83e4>;
2865	};
2866	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpuart7_tx: IOMUXC_GPIO_SD_B1_08_LPUART7_TX {
2867		pinmux = <0x401f81f4 2 0x401f855c 0 0x401f83e4>;
2868	};
2869	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_sai1_tx_bclk: IOMUXC_GPIO_SD_B1_08_SAI1_TX_BCLK {
2870		pinmux = <0x401f81f4 3 0x401f85a8 0 0x401f83e4>;
2871	};
2872	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_semc_csx2: IOMUXC_GPIO_SD_B1_08_SEMC_CSX2 {
2873		pinmux = <0x401f81f4 6 0x0 0 0x401f83e4>;
2874	};
2875	/omit-if-no-ref/ iomuxc_gpio_sd_b1_08_usdhc2_data4: IOMUXC_GPIO_SD_B1_08_USDHC2_DATA4 {
2876		pinmux = <0x401f81f4 0 0x401f85f8 0 0x401f83e4>;
2877	};
2878	/omit-if-no-ref/ iomuxc_gpio_sd_b1_09_flexspi_a_data1: IOMUXC_GPIO_SD_B1_09_FLEXSPI_A_DATA1 {
2879		pinmux = <0x401f81f8 1 0x401f84ac 0 0x401f83e8>;
2880	};
2881	/omit-if-no-ref/ iomuxc_gpio_sd_b1_09_gpio3_io09: IOMUXC_GPIO_SD_B1_09_GPIO3_IO09 {
2882		pinmux = <0x401f81f8 5 0x0 0 0x401f83e8>;
2883	};
2884	/omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpspi2_sdi: IOMUXC_GPIO_SD_B1_09_LPSPI2_SDI {
2885		pinmux = <0x401f81f8 4 0x401f8504 0 0x401f83e8>;
2886	};
2887	/omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpuart7_rx: IOMUXC_GPIO_SD_B1_09_LPUART7_RX {
2888		pinmux = <0x401f81f8 2 0x401f8558 0 0x401f83e8>;
2889	};
2890	/omit-if-no-ref/ iomuxc_gpio_sd_b1_09_sai1_tx_sync: IOMUXC_GPIO_SD_B1_09_SAI1_TX_SYNC {
2891		pinmux = <0x401f81f8 3 0x401f85ac 0 0x401f83e8>;
2892	};
2893	/omit-if-no-ref/ iomuxc_gpio_sd_b1_09_usdhc2_data5: IOMUXC_GPIO_SD_B1_09_USDHC2_DATA5 {
2894		pinmux = <0x401f81f8 0 0x401f85fc 0 0x401f83e8>;
2895	};
2896	/omit-if-no-ref/ iomuxc_gpio_sd_b1_10_flexspi_a_data2: IOMUXC_GPIO_SD_B1_10_FLEXSPI_A_DATA2 {
2897		pinmux = <0x401f81fc 1 0x401f84b0 0 0x401f83ec>;
2898	};
2899	/omit-if-no-ref/ iomuxc_gpio_sd_b1_10_gpio3_io10: IOMUXC_GPIO_SD_B1_10_GPIO3_IO10 {
2900		pinmux = <0x401f81fc 5 0x0 0 0x401f83ec>;
2901	};
2902	/omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpi2c2_sda: IOMUXC_GPIO_SD_B1_10_LPI2C2_SDA {
2903		pinmux = <0x401f81fc 3 0x401f84d8 0 0x401f83ec>;
2904	};
2905	/omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpspi2_pcs2: IOMUXC_GPIO_SD_B1_10_LPSPI2_PCS2 {
2906		pinmux = <0x401f81fc 4 0x0 0 0x401f83ec>;
2907	};
2908	/omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpuart2_rx: IOMUXC_GPIO_SD_B1_10_LPUART2_RX {
2909		pinmux = <0x401f81fc 2 0x401f852c 0 0x401f83ec>;
2910	};
2911	/omit-if-no-ref/ iomuxc_gpio_sd_b1_10_usdhc2_data6: IOMUXC_GPIO_SD_B1_10_USDHC2_DATA6 {
2912		pinmux = <0x401f81fc 0 0x401f8600 0 0x401f83ec>;
2913	};
2914	/omit-if-no-ref/ iomuxc_gpio_sd_b1_11_flexspi_a_data3: IOMUXC_GPIO_SD_B1_11_FLEXSPI_A_DATA3 {
2915		pinmux = <0x401f8200 1 0x401f84b4 0 0x401f83f0>;
2916	};
2917	/omit-if-no-ref/ iomuxc_gpio_sd_b1_11_gpio3_io11: IOMUXC_GPIO_SD_B1_11_GPIO3_IO11 {
2918		pinmux = <0x401f8200 5 0x0 0 0x401f83f0>;
2919	};
2920	/omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpi2c2_scl: IOMUXC_GPIO_SD_B1_11_LPI2C2_SCL {
2921		pinmux = <0x401f8200 3 0x401f84d4 0 0x401f83f0>;
2922	};
2923	/omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpspi2_pcs3: IOMUXC_GPIO_SD_B1_11_LPSPI2_PCS3 {
2924		pinmux = <0x401f8200 4 0x0 0 0x401f83f0>;
2925	};
2926	/omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpuart2_tx: IOMUXC_GPIO_SD_B1_11_LPUART2_TX {
2927		pinmux = <0x401f8200 2 0x401f8530 0 0x401f83f0>;
2928	};
2929	/omit-if-no-ref/ iomuxc_gpio_sd_b1_11_usdhc2_data7: IOMUXC_GPIO_SD_B1_11_USDHC2_DATA7 {
2930		pinmux = <0x401f8200 0 0x401f8604 0 0x401f83f0>;
2931	};
2932	/omit-if-no-ref/ iomuxc_snvs_onoff_src_reset_b: IOMUXC_SNVS_ONOFF_SRC_RESET_B {
2933		pinmux = <0x0 0 0x0 0 0x400a8014>;
2934	};
2935	/omit-if-no-ref/ iomuxc_snvs_pmic_on_req_gpio5_io01: IOMUXC_SNVS_PMIC_ON_REQ_GPIO5_IO01 {
2936		pinmux = <0x400a8004 5 0x0 0 0x400a801c>;
2937	};
2938	/omit-if-no-ref/ iomuxc_snvs_pmic_on_req_snvs_pmic_on_req: IOMUXC_SNVS_PMIC_ON_REQ_SNVS_PMIC_ON_REQ {
2939		pinmux = <0x400a8004 0 0x0 0 0x400a801c>;
2940	};
2941	/omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_ccm_pmic_vstby_req: IOMUXC_SNVS_PMIC_STBY_REQ_CCM_PMIC_VSTBY_REQ {
2942		pinmux = <0x400a8008 0 0x0 0 0x400a8020>;
2943	};
2944	/omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_gpio5_io02: IOMUXC_SNVS_PMIC_STBY_REQ_GPIO5_IO02 {
2945		pinmux = <0x400a8008 5 0x0 0 0x400a8020>;
2946	};
2947	/omit-if-no-ref/ iomuxc_snvs_por_b_src_por_b: IOMUXC_SNVS_POR_B_SRC_POR_B {
2948		pinmux = <0x0 0 0x0 0 0x400a8010>;
2949	};
2950	/omit-if-no-ref/ iomuxc_snvs_test_mode_test_mode: IOMUXC_SNVS_TEST_MODE_TEST_MODE {
2951		pinmux = <0x0 0 0x0 0 0x400a800c>;
2952	};
2953	/omit-if-no-ref/ iomuxc_snvs_wakeup_arm_nmi: IOMUXC_SNVS_WAKEUP_ARM_NMI {
2954		pinmux = <0x400a8000 7 0x401f8568 1 0x400a8018>;
2955	};
2956	/omit-if-no-ref/ iomuxc_snvs_wakeup_gpio5_io00: IOMUXC_SNVS_WAKEUP_GPIO5_IO00 {
2957		pinmux = <0x400a8000 5 0x0 0 0x400a8018>;
2958	};
2959};
2960
2961