1/* 2 * Copyright (c) 2023, Centralp 3 * SPDX-License-Identifier: Apache-2.0 4 * 5 * Note: File generated by imx_cfg_utils.py 6 * from configuration data for MIMXRT1051CVJ5B 7 */ 8 9/* 10 * SOC level pinctrl defintions 11 * These definitions define SOC level defaults for each pin, 12 * and select the pinmux for the pin. Pinmux entries are a tuple of: 13 * <mux_register mux_mode input_register input_daisy config_register> 14 * the mux_register and input_daisy reside in the IOMUXC peripheral, and 15 * the pinctrl driver will write the mux_mode and input_daisy values into 16 * each register, respectively. The config_register is used to configure 17 * the pin based on the devicetree properties set 18 */ 19 20&iomuxc { 21 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_acmp1_in4: IOMUXC_GPIO_AD_B0_00_ACMP1_IN4 { 22 pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>; 23 }; 24 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_00_FLEXPWM2_PWMA3 { 25 pinmux = <0x401f80bc 0 0x401f8474 2 0x401f82ac>; 26 }; 27 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_gpio1_io00: IOMUXC_GPIO_AD_B0_00_GPIO1_IO00 { 28 pinmux = <0x401f80bc 5 0x0 0 0x401f82ac>; 29 }; 30 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_lpi2c1_scls: IOMUXC_GPIO_AD_B0_00_LPI2C1_SCLS { 31 pinmux = <0x401f80bc 4 0x0 0 0x401f82ac>; 32 }; 33 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_lpspi3_sck: IOMUXC_GPIO_AD_B0_00_LPSPI3_SCK { 34 pinmux = <0x401f80bc 7 0x401f8510 0 0x401f82ac>; 35 }; 36 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_ref_32k_out: IOMUXC_GPIO_AD_B0_00_REF_32K_OUT { 37 pinmux = <0x401f80bc 2 0x0 0 0x401f82ac>; 38 }; 39 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_usb_otg2_id: IOMUXC_GPIO_AD_B0_00_USB_OTG2_ID { 40 pinmux = <0x401f80bc 3 0x401f83f8 0 0x401f82ac>; 41 }; 42 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_usdhc1_reset_b: IOMUXC_GPIO_AD_B0_00_USDHC1_RESET_B { 43 pinmux = <0x401f80bc 6 0x0 0 0x401f82ac>; 44 }; 45 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_xbar1_xbar_in14: IOMUXC_GPIO_AD_B0_00_XBAR1_XBAR_IN14 { 46 pinmux = <0x401f80bc 1 0x401f8644 0 0x401f82ac>; 47 gpr = <0x400ac018 0x1a 0x0>; 48 }; 49 /omit-if-no-ref/ iomuxc_gpio_ad_b0_00_xbar1_xbar_inout14: IOMUXC_GPIO_AD_B0_00_XBAR1_XBAR_INOUT14 { 50 pinmux = <0x401f80bc 1 0x401f8644 0 0x401f82ac>; 51 gpr = <0x400ac018 0x1a 0x1>; 52 }; 53 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_acmp2_in4: IOMUXC_GPIO_AD_B0_01_ACMP2_IN4 { 54 pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>; 55 }; 56 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_ewm_out_b: IOMUXC_GPIO_AD_B0_01_EWM_OUT_B { 57 pinmux = <0x401f80c0 6 0x0 0 0x401f82b0>; 58 }; 59 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_flexpwm2_pwmb3: IOMUXC_GPIO_AD_B0_01_FLEXPWM2_PWMB3 { 60 pinmux = <0x401f80c0 0 0x401f8484 2 0x401f82b0>; 61 }; 62 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_gpio1_io01: IOMUXC_GPIO_AD_B0_01_GPIO1_IO01 { 63 pinmux = <0x401f80c0 5 0x0 0 0x401f82b0>; 64 }; 65 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_lpi2c1_sdas: IOMUXC_GPIO_AD_B0_01_LPI2C1_SDAS { 66 pinmux = <0x401f80c0 4 0x0 0 0x401f82b0>; 67 }; 68 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_lpspi3_sdo: IOMUXC_GPIO_AD_B0_01_LPSPI3_SDO { 69 pinmux = <0x401f80c0 7 0x401f8518 0 0x401f82b0>; 70 }; 71 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_ref_24m_out: IOMUXC_GPIO_AD_B0_01_REF_24M_OUT { 72 pinmux = <0x401f80c0 2 0x0 0 0x401f82b0>; 73 }; 74 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_usb_otg1_id: IOMUXC_GPIO_AD_B0_01_USB_OTG1_ID { 75 pinmux = <0x401f80c0 3 0x401f83f4 0 0x401f82b0>; 76 }; 77 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_xbar1_xbar_in15: IOMUXC_GPIO_AD_B0_01_XBAR1_XBAR_IN15 { 78 pinmux = <0x401f80c0 1 0x401f8648 0 0x401f82b0>; 79 gpr = <0x400ac018 0x1b 0x0>; 80 }; 81 /omit-if-no-ref/ iomuxc_gpio_ad_b0_01_xbar1_xbar_inout15: IOMUXC_GPIO_AD_B0_01_XBAR1_XBAR_INOUT15 { 82 pinmux = <0x401f80c0 1 0x401f8648 0 0x401f82b0>; 83 gpr = <0x400ac018 0x1b 0x1>; 84 }; 85 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_acmp3_in4: IOMUXC_GPIO_AD_B0_02_ACMP3_IN4 { 86 pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>; 87 }; 88 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_flexcan2_tx: IOMUXC_GPIO_AD_B0_02_FLEXCAN2_TX { 89 pinmux = <0x401f80c4 0 0x0 0 0x401f82b4>; 90 }; 91 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_flexpwm1_pwmx0: IOMUXC_GPIO_AD_B0_02_FLEXPWM1_PWMX0 { 92 pinmux = <0x401f80c4 4 0x0 0 0x401f82b4>; 93 }; 94 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_gpio1_io02: IOMUXC_GPIO_AD_B0_02_GPIO1_IO02 { 95 pinmux = <0x401f80c4 5 0x0 0 0x401f82b4>; 96 }; 97 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpi2c1_hreq: IOMUXC_GPIO_AD_B0_02_LPI2C1_HREQ { 98 pinmux = <0x401f80c4 6 0x0 0 0x401f82b4>; 99 }; 100 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpspi3_sdi: IOMUXC_GPIO_AD_B0_02_LPSPI3_SDI { 101 pinmux = <0x401f80c4 7 0x401f8514 0 0x401f82b4>; 102 }; 103 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_lpuart6_tx: IOMUXC_GPIO_AD_B0_02_LPUART6_TX { 104 pinmux = <0x401f80c4 2 0x401f8554 1 0x401f82b4>; 105 }; 106 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_usb_otg1_pwr: IOMUXC_GPIO_AD_B0_02_USB_OTG1_PWR { 107 pinmux = <0x401f80c4 3 0x0 0 0x401f82b4>; 108 }; 109 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_xbar1_xbar_in16: IOMUXC_GPIO_AD_B0_02_XBAR1_XBAR_IN16 { 110 pinmux = <0x401f80c4 1 0x401f864c 0 0x401f82b4>; 111 gpr = <0x400ac018 0x1c 0x0>; 112 }; 113 /omit-if-no-ref/ iomuxc_gpio_ad_b0_02_xbar1_xbar_inout16: IOMUXC_GPIO_AD_B0_02_XBAR1_XBAR_INOUT16 { 114 pinmux = <0x401f80c4 1 0x401f864c 0 0x401f82b4>; 115 gpr = <0x400ac018 0x1c 0x1>; 116 }; 117 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_acmp4_in4: IOMUXC_GPIO_AD_B0_03_ACMP4_IN4 { 118 pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>; 119 }; 120 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_flexcan2_rx: IOMUXC_GPIO_AD_B0_03_FLEXCAN2_RX { 121 pinmux = <0x401f80c8 0 0x401f8450 1 0x401f82b8>; 122 }; 123 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_flexpwm1_pwmx1: IOMUXC_GPIO_AD_B0_03_FLEXPWM1_PWMX1 { 124 pinmux = <0x401f80c8 4 0x0 0 0x401f82b8>; 125 }; 126 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_gpio1_io03: IOMUXC_GPIO_AD_B0_03_GPIO1_IO03 { 127 pinmux = <0x401f80c8 5 0x0 0 0x401f82b8>; 128 }; 129 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_lpspi3_pcs0: IOMUXC_GPIO_AD_B0_03_LPSPI3_PCS0 { 130 pinmux = <0x401f80c8 7 0x401f850c 0 0x401f82b8>; 131 }; 132 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_lpuart6_rx: IOMUXC_GPIO_AD_B0_03_LPUART6_RX { 133 pinmux = <0x401f80c8 2 0x401f8550 1 0x401f82b8>; 134 }; 135 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_ref_24m_out: IOMUXC_GPIO_AD_B0_03_REF_24M_OUT { 136 pinmux = <0x401f80c8 6 0x0 0 0x401f82b8>; 137 }; 138 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_usb_otg1_oc: IOMUXC_GPIO_AD_B0_03_USB_OTG1_OC { 139 pinmux = <0x401f80c8 3 0x401f85d0 0 0x401f82b8>; 140 }; 141 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_xbar1_xbar_in17: IOMUXC_GPIO_AD_B0_03_XBAR1_XBAR_IN17 { 142 pinmux = <0x401f80c8 1 0x401f862c 1 0x401f82b8>; 143 gpr = <0x400ac018 0x1d 0x0>; 144 }; 145 /omit-if-no-ref/ iomuxc_gpio_ad_b0_03_xbar1_xbar_inout17: IOMUXC_GPIO_AD_B0_03_XBAR1_XBAR_INOUT17 { 146 pinmux = <0x401f80c8 1 0x401f862c 1 0x401f82b8>; 147 gpr = <0x400ac018 0x1d 0x1>; 148 }; 149 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_enet_tx_data3: IOMUXC_GPIO_AD_B0_04_ENET_TX_DATA3 { 150 pinmux = <0x401f80cc 2 0x0 0 0x401f82bc>; 151 }; 152 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_gpio1_io04: IOMUXC_GPIO_AD_B0_04_GPIO1_IO04 { 153 pinmux = <0x401f80cc 5 0x0 0 0x401f82bc>; 154 }; 155 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_lpspi3_pcs1: IOMUXC_GPIO_AD_B0_04_LPSPI3_PCS1 { 156 pinmux = <0x401f80cc 7 0x0 0 0x401f82bc>; 157 }; 158 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_mqs_right: IOMUXC_GPIO_AD_B0_04_MQS_RIGHT { 159 pinmux = <0x401f80cc 1 0x0 0 0x401f82bc>; 160 }; 161 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_pit_trigger0: IOMUXC_GPIO_AD_B0_04_PIT_TRIGGER0 { 162 pinmux = <0x401f80cc 6 0x0 0 0x401f82bc>; 163 }; 164 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_sai2_tx_sync: IOMUXC_GPIO_AD_B0_04_SAI2_TX_SYNC { 165 pinmux = <0x401f80cc 3 0x401f85c4 1 0x401f82bc>; 166 }; 167 /omit-if-no-ref/ iomuxc_gpio_ad_b0_04_src_boot_mode0: IOMUXC_GPIO_AD_B0_04_SRC_BOOT_MODE0 { 168 pinmux = <0x401f80cc 0 0x0 0 0x401f82bc>; 169 }; 170 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_enet_tx_data2: IOMUXC_GPIO_AD_B0_05_ENET_TX_DATA2 { 171 pinmux = <0x401f80d0 2 0x0 0 0x401f82c0>; 172 }; 173 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_gpio1_io05: IOMUXC_GPIO_AD_B0_05_GPIO1_IO05 { 174 pinmux = <0x401f80d0 5 0x0 0 0x401f82c0>; 175 }; 176 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_lpspi3_pcs2: IOMUXC_GPIO_AD_B0_05_LPSPI3_PCS2 { 177 pinmux = <0x401f80d0 7 0x0 0 0x401f82c0>; 178 }; 179 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_mqs_left: IOMUXC_GPIO_AD_B0_05_MQS_LEFT { 180 pinmux = <0x401f80d0 1 0x0 0 0x401f82c0>; 181 }; 182 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_sai2_tx_bclk: IOMUXC_GPIO_AD_B0_05_SAI2_TX_BCLK { 183 pinmux = <0x401f80d0 3 0x401f85c0 1 0x401f82c0>; 184 }; 185 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_src_boot_mode1: IOMUXC_GPIO_AD_B0_05_SRC_BOOT_MODE1 { 186 pinmux = <0x401f80d0 0 0x0 0 0x401f82c0>; 187 }; 188 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_xbar1_xbar_in17: IOMUXC_GPIO_AD_B0_05_XBAR1_XBAR_IN17 { 189 pinmux = <0x401f80d0 6 0x401f862c 2 0x401f82c0>; 190 gpr = <0x400ac018 0x1d 0x0>; 191 }; 192 /omit-if-no-ref/ iomuxc_gpio_ad_b0_05_xbar1_xbar_inout17: IOMUXC_GPIO_AD_B0_05_XBAR1_XBAR_INOUT17 { 193 pinmux = <0x401f80d0 6 0x401f862c 2 0x401f82c0>; 194 gpr = <0x400ac018 0x1d 0x1>; 195 }; 196 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_enet_rx_clk: IOMUXC_GPIO_AD_B0_06_ENET_RX_CLK { 197 pinmux = <0x401f80d4 2 0x0 0 0x401f82c4>; 198 }; 199 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpio1_io06: IOMUXC_GPIO_AD_B0_06_GPIO1_IO06 { 200 pinmux = <0x401f80d4 5 0x0 0 0x401f82c4>; 201 }; 202 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_gpt2_compare1: IOMUXC_GPIO_AD_B0_06_GPT2_COMPARE1 { 203 pinmux = <0x401f80d4 1 0x0 0 0x401f82c4>; 204 }; 205 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_jtag_tms: IOMUXC_GPIO_AD_B0_06_JTAG_TMS { 206 pinmux = <0x401f80d4 0 0x0 0 0x401f82c4>; 207 }; 208 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_lpspi3_pcs3: IOMUXC_GPIO_AD_B0_06_LPSPI3_PCS3 { 209 pinmux = <0x401f80d4 7 0x0 0 0x401f82c4>; 210 }; 211 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_sai2_rx_bclk: IOMUXC_GPIO_AD_B0_06_SAI2_RX_BCLK { 212 pinmux = <0x401f80d4 3 0x401f85b4 1 0x401f82c4>; 213 }; 214 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_xbar1_xbar_in18: IOMUXC_GPIO_AD_B0_06_XBAR1_XBAR_IN18 { 215 pinmux = <0x401f80d4 6 0x401f8630 1 0x401f82c4>; 216 gpr = <0x400ac018 0x1e 0x0>; 217 }; 218 /omit-if-no-ref/ iomuxc_gpio_ad_b0_06_xbar1_xbar_inout18: IOMUXC_GPIO_AD_B0_06_XBAR1_XBAR_INOUT18 { 219 pinmux = <0x401f80d4 6 0x401f8630 1 0x401f82c4>; 220 gpr = <0x400ac018 0x1e 0x1>; 221 }; 222 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_enet_1588_event3_out: IOMUXC_GPIO_AD_B0_07_ENET_1588_EVENT3_OUT { 223 pinmux = <0x401f80d8 7 0x0 0 0x401f82c8>; 224 }; 225 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_enet_tx_er: IOMUXC_GPIO_AD_B0_07_ENET_TX_ER { 226 pinmux = <0x401f80d8 2 0x0 0 0x401f82c8>; 227 }; 228 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpio1_io07: IOMUXC_GPIO_AD_B0_07_GPIO1_IO07 { 229 pinmux = <0x401f80d8 5 0x0 0 0x401f82c8>; 230 }; 231 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_gpt2_compare2: IOMUXC_GPIO_AD_B0_07_GPT2_COMPARE2 { 232 pinmux = <0x401f80d8 1 0x0 0 0x401f82c8>; 233 }; 234 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_jtag_tck: IOMUXC_GPIO_AD_B0_07_JTAG_TCK { 235 pinmux = <0x401f80d8 0 0x0 0 0x401f82c8>; 236 }; 237 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_sai2_rx_sync: IOMUXC_GPIO_AD_B0_07_SAI2_RX_SYNC { 238 pinmux = <0x401f80d8 3 0x401f85bc 1 0x401f82c8>; 239 }; 240 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_xbar1_xbar_in19: IOMUXC_GPIO_AD_B0_07_XBAR1_XBAR_IN19 { 241 pinmux = <0x401f80d8 6 0x401f8654 1 0x401f82c8>; 242 gpr = <0x400ac018 0x1f 0x0>; 243 }; 244 /omit-if-no-ref/ iomuxc_gpio_ad_b0_07_xbar1_xbar_inout19: IOMUXC_GPIO_AD_B0_07_XBAR1_XBAR_INOUT19 { 245 pinmux = <0x401f80d8 6 0x401f8654 1 0x401f82c8>; 246 gpr = <0x400ac018 0x1f 0x1>; 247 }; 248 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_1588_event3_in: IOMUXC_GPIO_AD_B0_08_ENET_1588_EVENT3_IN { 249 pinmux = <0x401f80dc 7 0x0 0 0x401f82cc>; 250 }; 251 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_enet_rx_data3: IOMUXC_GPIO_AD_B0_08_ENET_RX_DATA3 { 252 pinmux = <0x401f80dc 2 0x0 0 0x401f82cc>; 253 }; 254 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpio1_io08: IOMUXC_GPIO_AD_B0_08_GPIO1_IO08 { 255 pinmux = <0x401f80dc 5 0x0 0 0x401f82cc>; 256 }; 257 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_gpt2_compare3: IOMUXC_GPIO_AD_B0_08_GPT2_COMPARE3 { 258 pinmux = <0x401f80dc 1 0x0 0 0x401f82cc>; 259 }; 260 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_jtag_mod: IOMUXC_GPIO_AD_B0_08_JTAG_MOD { 261 pinmux = <0x401f80dc 0 0x0 0 0x401f82cc>; 262 }; 263 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_sai2_rx_data: IOMUXC_GPIO_AD_B0_08_SAI2_RX_DATA { 264 pinmux = <0x401f80dc 3 0x401f85b8 1 0x401f82cc>; 265 }; 266 /omit-if-no-ref/ iomuxc_gpio_ad_b0_08_xbar1_xbar_in20: IOMUXC_GPIO_AD_B0_08_XBAR1_XBAR_IN20 { 267 pinmux = <0x401f80dc 6 0x401f8634 1 0x401f82cc>; 268 }; 269 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_enet_rx_data2: IOMUXC_GPIO_AD_B0_09_ENET_RX_DATA2 { 270 pinmux = <0x401f80e0 2 0x0 0 0x401f82d0>; 271 }; 272 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_flexpwm2_pwma3: IOMUXC_GPIO_AD_B0_09_FLEXPWM2_PWMA3 { 273 pinmux = <0x401f80e0 1 0x401f8474 3 0x401f82d0>; 274 }; 275 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpio1_io09: IOMUXC_GPIO_AD_B0_09_GPIO1_IO09 { 276 pinmux = <0x401f80e0 5 0x0 0 0x401f82d0>; 277 }; 278 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_gpt2_clk: IOMUXC_GPIO_AD_B0_09_GPT2_CLK { 279 pinmux = <0x401f80e0 7 0x0 0 0x401f82d0>; 280 }; 281 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_jtag_tdi: IOMUXC_GPIO_AD_B0_09_JTAG_TDI { 282 pinmux = <0x401f80e0 0 0x0 0 0x401f82d0>; 283 }; 284 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_sai2_tx_data: IOMUXC_GPIO_AD_B0_09_SAI2_TX_DATA { 285 pinmux = <0x401f80e0 3 0x0 0 0x401f82d0>; 286 }; 287 /omit-if-no-ref/ iomuxc_gpio_ad_b0_09_xbar1_xbar_in21: IOMUXC_GPIO_AD_B0_09_XBAR1_XBAR_IN21 { 288 pinmux = <0x401f80e0 6 0x401f8658 1 0x401f82d0>; 289 }; 290 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_1588_event0_out: IOMUXC_GPIO_AD_B0_10_ENET_1588_EVENT0_OUT { 291 pinmux = <0x401f80e4 7 0x0 0 0x401f82d4>; 292 }; 293 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_enet_crs: IOMUXC_GPIO_AD_B0_10_ENET_CRS { 294 pinmux = <0x401f80e4 2 0x0 0 0x401f82d4>; 295 }; 296 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_flexpwm1_pwma3: IOMUXC_GPIO_AD_B0_10_FLEXPWM1_PWMA3 { 297 pinmux = <0x401f80e4 1 0x401f8454 3 0x401f82d4>; 298 }; 299 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_gpio1_io10: IOMUXC_GPIO_AD_B0_10_GPIO1_IO10 { 300 pinmux = <0x401f80e4 5 0x0 0 0x401f82d4>; 301 }; 302 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_jtag_tdo: IOMUXC_GPIO_AD_B0_10_JTAG_TDO { 303 pinmux = <0x401f80e4 0 0x0 0 0x401f82d4>; 304 }; 305 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_sai2_mclk: IOMUXC_GPIO_AD_B0_10_SAI2_MCLK { 306 pinmux = <0x401f80e4 3 0x401f85b0 1 0x401f82d4>; 307 }; 308 /omit-if-no-ref/ iomuxc_gpio_ad_b0_10_xbar1_xbar_in22: IOMUXC_GPIO_AD_B0_10_XBAR1_XBAR_IN22 { 309 pinmux = <0x401f80e4 6 0x401f8638 1 0x401f82d4>; 310 }; 311 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_1588_event0_in: IOMUXC_GPIO_AD_B0_11_ENET_1588_EVENT0_IN { 312 pinmux = <0x401f80e8 7 0x401f8444 1 0x401f82d8>; 313 }; 314 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_enet_col: IOMUXC_GPIO_AD_B0_11_ENET_COL { 315 pinmux = <0x401f80e8 2 0x0 0 0x401f82d8>; 316 }; 317 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_flexpwm1_pwmb3: IOMUXC_GPIO_AD_B0_11_FLEXPWM1_PWMB3 { 318 pinmux = <0x401f80e8 1 0x401f8464 3 0x401f82d8>; 319 }; 320 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_gpio1_io11: IOMUXC_GPIO_AD_B0_11_GPIO1_IO11 { 321 pinmux = <0x401f80e8 5 0x0 0 0x401f82d8>; 322 }; 323 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_jtag_trstb: IOMUXC_GPIO_AD_B0_11_JTAG_TRSTB { 324 pinmux = <0x401f80e8 0 0x0 0 0x401f82d8>; 325 }; 326 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_wdog1_b: IOMUXC_GPIO_AD_B0_11_WDOG1_B { 327 pinmux = <0x401f80e8 3 0x0 0 0x401f82d8>; 328 }; 329 /omit-if-no-ref/ iomuxc_gpio_ad_b0_11_xbar1_xbar_in23: IOMUXC_GPIO_AD_B0_11_XBAR1_XBAR_IN23 { 330 pinmux = <0x401f80e8 6 0x401f863c 1 0x401f82d8>; 331 }; 332 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_adc1_in1: IOMUXC_GPIO_AD_B0_12_ADC1_IN1 { 333 pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>; 334 }; 335 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_arm_nmi: IOMUXC_GPIO_AD_B0_12_ARM_NMI { 336 pinmux = <0x401f80ec 7 0x401f8568 0 0x401f82dc>; 337 }; 338 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_ccm_pmic_rdy: IOMUXC_GPIO_AD_B0_12_CCM_PMIC_RDY { 339 pinmux = <0x401f80ec 1 0x401f83fc 1 0x401f82dc>; 340 }; 341 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_enet_1588_event1_out: IOMUXC_GPIO_AD_B0_12_ENET_1588_EVENT1_OUT { 342 pinmux = <0x401f80ec 6 0x0 0 0x401f82dc>; 343 }; 344 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_flexpwm1_pwmx2: IOMUXC_GPIO_AD_B0_12_FLEXPWM1_PWMX2 { 345 pinmux = <0x401f80ec 4 0x0 0 0x401f82dc>; 346 }; 347 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_gpio1_io12: IOMUXC_GPIO_AD_B0_12_GPIO1_IO12 { 348 pinmux = <0x401f80ec 5 0x0 0 0x401f82dc>; 349 }; 350 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpi2c4_scl: IOMUXC_GPIO_AD_B0_12_LPI2C4_SCL { 351 pinmux = <0x401f80ec 0 0x401f84e4 1 0x401f82dc>; 352 }; 353 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_lpuart1_tx: IOMUXC_GPIO_AD_B0_12_LPUART1_TX { 354 pinmux = <0x401f80ec 2 0x0 0 0x401f82dc>; 355 }; 356 /omit-if-no-ref/ iomuxc_gpio_ad_b0_12_wdog2_b: IOMUXC_GPIO_AD_B0_12_WDOG2_B { 357 pinmux = <0x401f80ec 3 0x0 0 0x401f82dc>; 358 }; 359 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_acmp1_in2: IOMUXC_GPIO_AD_B0_13_ACMP1_IN2 { 360 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 361 }; 362 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_adc1_in2: IOMUXC_GPIO_AD_B0_13_ADC1_IN2 { 363 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 364 }; 365 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_enet_1588_event1_in: IOMUXC_GPIO_AD_B0_13_ENET_1588_EVENT1_IN { 366 pinmux = <0x401f80f0 6 0x0 0 0x401f82e0>; 367 }; 368 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_ewm_out_b: IOMUXC_GPIO_AD_B0_13_EWM_OUT_B { 369 pinmux = <0x401f80f0 3 0x0 0 0x401f82e0>; 370 }; 371 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_flexpwm1_pwmx3: IOMUXC_GPIO_AD_B0_13_FLEXPWM1_PWMX3 { 372 pinmux = <0x401f80f0 4 0x0 0 0x401f82e0>; 373 }; 374 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpio1_io13: IOMUXC_GPIO_AD_B0_13_GPIO1_IO13 { 375 pinmux = <0x401f80f0 5 0x0 0 0x401f82e0>; 376 }; 377 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_gpt1_clk: IOMUXC_GPIO_AD_B0_13_GPT1_CLK { 378 pinmux = <0x401f80f0 1 0x0 0 0x401f82e0>; 379 }; 380 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpi2c4_sda: IOMUXC_GPIO_AD_B0_13_LPI2C4_SDA { 381 pinmux = <0x401f80f0 0 0x401f84e8 1 0x401f82e0>; 382 }; 383 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_lpuart1_rx: IOMUXC_GPIO_AD_B0_13_LPUART1_RX { 384 pinmux = <0x401f80f0 2 0x0 0 0x401f82e0>; 385 }; 386 /omit-if-no-ref/ iomuxc_gpio_ad_b0_13_ref_24m_out: IOMUXC_GPIO_AD_B0_13_REF_24M_OUT { 387 pinmux = <0x401f80f0 7 0x0 0 0x401f82e0>; 388 }; 389 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_acmp2_in2: IOMUXC_GPIO_AD_B0_14_ACMP2_IN2 { 390 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 391 }; 392 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_adc1_in3: IOMUXC_GPIO_AD_B0_14_ADC1_IN3 { 393 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 394 }; 395 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_enet_1588_event0_out: IOMUXC_GPIO_AD_B0_14_ENET_1588_EVENT0_OUT { 396 pinmux = <0x401f80f4 3 0x0 0 0x401f82e4>; 397 }; 398 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_flexcan2_tx: IOMUXC_GPIO_AD_B0_14_FLEXCAN2_TX { 399 pinmux = <0x401f80f4 6 0x0 0 0x401f82e4>; 400 }; 401 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_gpio1_io14: IOMUXC_GPIO_AD_B0_14_GPIO1_IO14 { 402 pinmux = <0x401f80f4 5 0x0 0 0x401f82e4>; 403 }; 404 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_lpuart1_cts_b: IOMUXC_GPIO_AD_B0_14_LPUART1_CTS_B { 405 pinmux = <0x401f80f4 2 0x0 0 0x401f82e4>; 406 }; 407 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_usb_otg2_oc: IOMUXC_GPIO_AD_B0_14_USB_OTG2_OC { 408 pinmux = <0x401f80f4 0 0x401f85cc 0 0x401f82e4>; 409 }; 410 /omit-if-no-ref/ iomuxc_gpio_ad_b0_14_xbar1_xbar_in24: IOMUXC_GPIO_AD_B0_14_XBAR1_XBAR_IN24 { 411 pinmux = <0x401f80f4 1 0x401f8640 1 0x401f82e4>; 412 }; 413 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_acmp3_in2: IOMUXC_GPIO_AD_B0_15_ACMP3_IN2 { 414 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 415 }; 416 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_adc1_in4: IOMUXC_GPIO_AD_B0_15_ADC1_IN4 { 417 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 418 }; 419 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_enet_1588_event0_in: IOMUXC_GPIO_AD_B0_15_ENET_1588_EVENT0_IN { 420 pinmux = <0x401f80f8 3 0x401f8444 0 0x401f82e8>; 421 }; 422 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_flexcan2_rx: IOMUXC_GPIO_AD_B0_15_FLEXCAN2_RX { 423 pinmux = <0x401f80f8 6 0x401f8450 2 0x401f82e8>; 424 }; 425 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_gpio1_io15: IOMUXC_GPIO_AD_B0_15_GPIO1_IO15 { 426 pinmux = <0x401f80f8 5 0x0 0 0x401f82e8>; 427 }; 428 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_lpuart1_rts_b: IOMUXC_GPIO_AD_B0_15_LPUART1_RTS_B { 429 pinmux = <0x401f80f8 2 0x0 0 0x401f82e8>; 430 }; 431 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_usb_otg2_pwr: IOMUXC_GPIO_AD_B0_15_USB_OTG2_PWR { 432 pinmux = <0x401f80f8 0 0x0 0 0x401f82e8>; 433 }; 434 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_wdog1_rst_b_deb: IOMUXC_GPIO_AD_B0_15_WDOG1_RST_B_DEB { 435 pinmux = <0x401f80f8 7 0x0 0 0x401f82e8>; 436 }; 437 /omit-if-no-ref/ iomuxc_gpio_ad_b0_15_xbar1_xbar_in25: IOMUXC_GPIO_AD_B0_15_XBAR1_XBAR_IN25 { 438 pinmux = <0x401f80f8 1 0x401f8650 0 0x401f82e8>; 439 }; 440 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_acmp4_in2: IOMUXC_GPIO_AD_B1_00_ACMP4_IN2 { 441 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 442 }; 443 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_adc1_in5: IOMUXC_GPIO_AD_B1_00_ADC1_IN5 { 444 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 445 }; 446 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_adc2_in5: IOMUXC_GPIO_AD_B1_00_ADC2_IN5 { 447 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 448 }; 449 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_gpio1_io16: IOMUXC_GPIO_AD_B1_00_GPIO1_IO16 { 450 pinmux = <0x401f80fc 5 0x0 0 0x401f82ec>; 451 }; 452 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_kpp_row7: IOMUXC_GPIO_AD_B1_00_KPP_ROW7 { 453 pinmux = <0x401f80fc 7 0x0 0 0x401f82ec>; 454 }; 455 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_lpi2c1_scl: IOMUXC_GPIO_AD_B1_00_LPI2C1_SCL { 456 pinmux = <0x401f80fc 3 0x401f84cc 1 0x401f82ec>; 457 }; 458 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_lpuart2_cts_b: IOMUXC_GPIO_AD_B1_00_LPUART2_CTS_B { 459 pinmux = <0x401f80fc 2 0x0 0 0x401f82ec>; 460 }; 461 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_qtimer3_timer0: IOMUXC_GPIO_AD_B1_00_QTIMER3_TIMER0 { 462 pinmux = <0x401f80fc 1 0x401f857c 1 0x401f82ec>; 463 gpr = <0x400ac018 0x8 0x0>; 464 }; 465 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_usb_otg2_id: IOMUXC_GPIO_AD_B1_00_USB_OTG2_ID { 466 pinmux = <0x401f80fc 0 0x401f83f8 1 0x401f82ec>; 467 }; 468 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_usdhc1_wp: IOMUXC_GPIO_AD_B1_00_USDHC1_WP { 469 pinmux = <0x401f80fc 6 0x401f85d8 2 0x401f82ec>; 470 }; 471 /omit-if-no-ref/ iomuxc_gpio_ad_b1_00_wdog1_b: IOMUXC_GPIO_AD_B1_00_WDOG1_B { 472 pinmux = <0x401f80fc 4 0x0 0 0x401f82ec>; 473 }; 474 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp1_in0: IOMUXC_GPIO_AD_B1_01_ACMP1_IN0 { 475 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 476 }; 477 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp2_in0: IOMUXC_GPIO_AD_B1_01_ACMP2_IN0 { 478 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 479 }; 480 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp3_in0: IOMUXC_GPIO_AD_B1_01_ACMP3_IN0 { 481 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 482 }; 483 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_acmp4_in0: IOMUXC_GPIO_AD_B1_01_ACMP4_IN0 { 484 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 485 }; 486 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_adc1_in6: IOMUXC_GPIO_AD_B1_01_ADC1_IN6 { 487 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 488 }; 489 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_adc2_in6: IOMUXC_GPIO_AD_B1_01_ADC2_IN6 { 490 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 491 }; 492 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_ccm_pmic_rdy: IOMUXC_GPIO_AD_B1_01_CCM_PMIC_RDY { 493 pinmux = <0x401f8100 4 0x401f83fc 2 0x401f82f0>; 494 }; 495 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_gpio1_io17: IOMUXC_GPIO_AD_B1_01_GPIO1_IO17 { 496 pinmux = <0x401f8100 5 0x0 0 0x401f82f0>; 497 }; 498 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_kpp_col7: IOMUXC_GPIO_AD_B1_01_KPP_COL7 { 499 pinmux = <0x401f8100 7 0x0 0 0x401f82f0>; 500 }; 501 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_lpi2c1_sda: IOMUXC_GPIO_AD_B1_01_LPI2C1_SDA { 502 pinmux = <0x401f8100 3 0x401f84d0 1 0x401f82f0>; 503 }; 504 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_lpuart2_rts_b: IOMUXC_GPIO_AD_B1_01_LPUART2_RTS_B { 505 pinmux = <0x401f8100 2 0x0 0 0x401f82f0>; 506 }; 507 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_qtimer3_timer1: IOMUXC_GPIO_AD_B1_01_QTIMER3_TIMER1 { 508 pinmux = <0x401f8100 1 0x401f8580 0 0x401f82f0>; 509 gpr = <0x400ac018 0x9 0x0>; 510 }; 511 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_usb_otg1_pwr: IOMUXC_GPIO_AD_B1_01_USB_OTG1_PWR { 512 pinmux = <0x401f8100 0 0x0 0 0x401f82f0>; 513 }; 514 /omit-if-no-ref/ iomuxc_gpio_ad_b1_01_usdhc1_vselect: IOMUXC_GPIO_AD_B1_01_USDHC1_VSELECT { 515 pinmux = <0x401f8100 6 0x0 0 0x401f82f0>; 516 }; 517 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_acmp1_in3: IOMUXC_GPIO_AD_B1_02_ACMP1_IN3 { 518 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 519 }; 520 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_adc1_in7: IOMUXC_GPIO_AD_B1_02_ADC1_IN7 { 521 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 522 }; 523 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_adc2_in7: IOMUXC_GPIO_AD_B1_02_ADC2_IN7 { 524 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 525 }; 526 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_enet_1588_event2_out: IOMUXC_GPIO_AD_B1_02_ENET_1588_EVENT2_OUT { 527 pinmux = <0x401f8104 4 0x0 0 0x401f82f4>; 528 }; 529 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_gpio1_io18: IOMUXC_GPIO_AD_B1_02_GPIO1_IO18 { 530 pinmux = <0x401f8104 5 0x0 0 0x401f82f4>; 531 }; 532 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_kpp_row6: IOMUXC_GPIO_AD_B1_02_KPP_ROW6 { 533 pinmux = <0x401f8104 7 0x0 0 0x401f82f4>; 534 }; 535 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_lpuart2_tx: IOMUXC_GPIO_AD_B1_02_LPUART2_TX { 536 pinmux = <0x401f8104 2 0x401f8530 1 0x401f82f4>; 537 }; 538 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_qtimer3_timer2: IOMUXC_GPIO_AD_B1_02_QTIMER3_TIMER2 { 539 pinmux = <0x401f8104 1 0x401f8584 1 0x401f82f4>; 540 gpr = <0x400ac018 0xa 0x0>; 541 }; 542 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_spdif_out: IOMUXC_GPIO_AD_B1_02_SPDIF_OUT { 543 pinmux = <0x401f8104 3 0x0 0 0x401f82f4>; 544 }; 545 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_usb_otg1_id: IOMUXC_GPIO_AD_B1_02_USB_OTG1_ID { 546 pinmux = <0x401f8104 0 0x401f83f4 1 0x401f82f4>; 547 }; 548 /omit-if-no-ref/ iomuxc_gpio_ad_b1_02_usdhc1_cd_b: IOMUXC_GPIO_AD_B1_02_USDHC1_CD_B { 549 pinmux = <0x401f8104 6 0x401f85d4 1 0x401f82f4>; 550 }; 551 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_acmp2_in3: IOMUXC_GPIO_AD_B1_03_ACMP2_IN3 { 552 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 553 }; 554 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_adc1_in8: IOMUXC_GPIO_AD_B1_03_ADC1_IN8 { 555 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 556 }; 557 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_adc2_in8: IOMUXC_GPIO_AD_B1_03_ADC2_IN8 { 558 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 559 }; 560 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_enet_1588_event2_in: IOMUXC_GPIO_AD_B1_03_ENET_1588_EVENT2_IN { 561 pinmux = <0x401f8108 4 0x0 0 0x401f82f8>; 562 }; 563 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_gpio1_io19: IOMUXC_GPIO_AD_B1_03_GPIO1_IO19 { 564 pinmux = <0x401f8108 5 0x0 0 0x401f82f8>; 565 }; 566 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_kpp_col6: IOMUXC_GPIO_AD_B1_03_KPP_COL6 { 567 pinmux = <0x401f8108 7 0x0 0 0x401f82f8>; 568 }; 569 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_lpuart2_rx: IOMUXC_GPIO_AD_B1_03_LPUART2_RX { 570 pinmux = <0x401f8108 2 0x401f852c 1 0x401f82f8>; 571 }; 572 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_qtimer3_timer3: IOMUXC_GPIO_AD_B1_03_QTIMER3_TIMER3 { 573 pinmux = <0x401f8108 1 0x401f8588 1 0x401f82f8>; 574 gpr = <0x400ac018 0xb 0x0>; 575 }; 576 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_spdif_in: IOMUXC_GPIO_AD_B1_03_SPDIF_IN { 577 pinmux = <0x401f8108 3 0x401f85c8 0 0x401f82f8>; 578 }; 579 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_usb_otg1_oc: IOMUXC_GPIO_AD_B1_03_USB_OTG1_OC { 580 pinmux = <0x401f8108 0 0x401f85d0 1 0x401f82f8>; 581 }; 582 /omit-if-no-ref/ iomuxc_gpio_ad_b1_03_usdhc2_cd_b: IOMUXC_GPIO_AD_B1_03_USDHC2_CD_B { 583 pinmux = <0x401f8108 6 0x401f85e0 0 0x401f82f8>; 584 }; 585 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_acmp3_in3: IOMUXC_GPIO_AD_B1_04_ACMP3_IN3 { 586 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 587 }; 588 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_adc1_in9: IOMUXC_GPIO_AD_B1_04_ADC1_IN9 { 589 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 590 }; 591 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_adc2_in9: IOMUXC_GPIO_AD_B1_04_ADC2_IN9 { 592 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 593 }; 594 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_enet_mdc: IOMUXC_GPIO_AD_B1_04_ENET_MDC { 595 pinmux = <0x401f810c 1 0x0 0 0x401f82fc>; 596 }; 597 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_flexspi_b_data3: IOMUXC_GPIO_AD_B1_04_FLEXSPI_B_DATA3 { 598 pinmux = <0x401f810c 0 0x401f84c4 1 0x401f82fc>; 599 }; 600 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_gpio1_io20: IOMUXC_GPIO_AD_B1_04_GPIO1_IO20 { 601 pinmux = <0x401f810c 5 0x0 0 0x401f82fc>; 602 }; 603 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_kpp_row5: IOMUXC_GPIO_AD_B1_04_KPP_ROW5 { 604 pinmux = <0x401f810c 7 0x0 0 0x401f82fc>; 605 }; 606 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_lpuart3_cts_b: IOMUXC_GPIO_AD_B1_04_LPUART3_CTS_B { 607 pinmux = <0x401f810c 2 0x401f8534 1 0x401f82fc>; 608 }; 609 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_spdif_sr_clk: IOMUXC_GPIO_AD_B1_04_SPDIF_SR_CLK { 610 pinmux = <0x401f810c 3 0x0 0 0x401f82fc>; 611 }; 612 /omit-if-no-ref/ iomuxc_gpio_ad_b1_04_usdhc2_data0: IOMUXC_GPIO_AD_B1_04_USDHC2_DATA0 { 613 pinmux = <0x401f810c 6 0x401f85e8 1 0x401f82fc>; 614 }; 615 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_acmp4_in3: IOMUXC_GPIO_AD_B1_05_ACMP4_IN3 { 616 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 617 }; 618 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc1_in10: IOMUXC_GPIO_AD_B1_05_ADC1_IN10 { 619 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 620 }; 621 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_adc2_in10: IOMUXC_GPIO_AD_B1_05_ADC2_IN10 { 622 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 623 }; 624 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_enet_mdio: IOMUXC_GPIO_AD_B1_05_ENET_MDIO { 625 pinmux = <0x401f8110 1 0x401f8430 0 0x401f8300>; 626 }; 627 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_flexspi_b_data2: IOMUXC_GPIO_AD_B1_05_FLEXSPI_B_DATA2 { 628 pinmux = <0x401f8110 0 0x401f84c0 1 0x401f8300>; 629 }; 630 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_gpio1_io21: IOMUXC_GPIO_AD_B1_05_GPIO1_IO21 { 631 pinmux = <0x401f8110 5 0x0 0 0x401f8300>; 632 }; 633 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_kpp_col5: IOMUXC_GPIO_AD_B1_05_KPP_COL5 { 634 pinmux = <0x401f8110 7 0x0 0 0x401f8300>; 635 }; 636 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_lpuart3_rts_b: IOMUXC_GPIO_AD_B1_05_LPUART3_RTS_B { 637 pinmux = <0x401f8110 2 0x0 0 0x401f8300>; 638 }; 639 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_spdif_out: IOMUXC_GPIO_AD_B1_05_SPDIF_OUT { 640 pinmux = <0x401f8110 3 0x0 0 0x401f8300>; 641 }; 642 /omit-if-no-ref/ iomuxc_gpio_ad_b1_05_usdhc2_data1: IOMUXC_GPIO_AD_B1_05_USDHC2_DATA1 { 643 pinmux = <0x401f8110 6 0x401f85ec 1 0x401f8300>; 644 }; 645 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp1_in1: IOMUXC_GPIO_AD_B1_06_ACMP1_IN1 { 646 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 647 }; 648 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp2_in1: IOMUXC_GPIO_AD_B1_06_ACMP2_IN1 { 649 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 650 }; 651 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp3_in1: IOMUXC_GPIO_AD_B1_06_ACMP3_IN1 { 652 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 653 }; 654 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_acmp4_in1: IOMUXC_GPIO_AD_B1_06_ACMP4_IN1 { 655 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 656 }; 657 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc1_in11: IOMUXC_GPIO_AD_B1_06_ADC1_IN11 { 658 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 659 }; 660 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_adc2_in11: IOMUXC_GPIO_AD_B1_06_ADC2_IN11 { 661 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 662 }; 663 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_flexspi_b_data1: IOMUXC_GPIO_AD_B1_06_FLEXSPI_B_DATA1 { 664 pinmux = <0x401f8114 0 0x401f84bc 1 0x401f8304>; 665 }; 666 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_gpio1_io22: IOMUXC_GPIO_AD_B1_06_GPIO1_IO22 { 667 pinmux = <0x401f8114 5 0x0 0 0x401f8304>; 668 }; 669 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_kpp_row4: IOMUXC_GPIO_AD_B1_06_KPP_ROW4 { 670 pinmux = <0x401f8114 7 0x0 0 0x401f8304>; 671 }; 672 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpi2c3_sda: IOMUXC_GPIO_AD_B1_06_LPI2C3_SDA { 673 pinmux = <0x401f8114 1 0x401f84e0 2 0x401f8304>; 674 }; 675 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_lpuart3_tx: IOMUXC_GPIO_AD_B1_06_LPUART3_TX { 676 pinmux = <0x401f8114 2 0x401f853c 0 0x401f8304>; 677 }; 678 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_spdif_lock: IOMUXC_GPIO_AD_B1_06_SPDIF_LOCK { 679 pinmux = <0x401f8114 3 0x0 0 0x401f8304>; 680 }; 681 /omit-if-no-ref/ iomuxc_gpio_ad_b1_06_usdhc2_data2: IOMUXC_GPIO_AD_B1_06_USDHC2_DATA2 { 682 pinmux = <0x401f8114 6 0x401f85f0 1 0x401f8304>; 683 }; 684 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_acmp1_in5: IOMUXC_GPIO_AD_B1_07_ACMP1_IN5 { 685 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 686 }; 687 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc1_in12: IOMUXC_GPIO_AD_B1_07_ADC1_IN12 { 688 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 689 }; 690 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_adc2_in12: IOMUXC_GPIO_AD_B1_07_ADC2_IN12 { 691 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 692 }; 693 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_flexspi_b_data0: IOMUXC_GPIO_AD_B1_07_FLEXSPI_B_DATA0 { 694 pinmux = <0x401f8118 0 0x401f84b8 1 0x401f8308>; 695 }; 696 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_gpio1_io23: IOMUXC_GPIO_AD_B1_07_GPIO1_IO23 { 697 pinmux = <0x401f8118 5 0x0 0 0x401f8308>; 698 }; 699 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_kpp_col4: IOMUXC_GPIO_AD_B1_07_KPP_COL4 { 700 pinmux = <0x401f8118 7 0x0 0 0x401f8308>; 701 }; 702 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpi2c3_scl: IOMUXC_GPIO_AD_B1_07_LPI2C3_SCL { 703 pinmux = <0x401f8118 1 0x401f84dc 2 0x401f8308>; 704 }; 705 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_lpuart3_rx: IOMUXC_GPIO_AD_B1_07_LPUART3_RX { 706 pinmux = <0x401f8118 2 0x401f8538 0 0x401f8308>; 707 }; 708 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_spdif_ext_clk: IOMUXC_GPIO_AD_B1_07_SPDIF_EXT_CLK { 709 pinmux = <0x401f8118 3 0x0 0 0x401f8308>; 710 }; 711 /omit-if-no-ref/ iomuxc_gpio_ad_b1_07_usdhc2_data3: IOMUXC_GPIO_AD_B1_07_USDHC2_DATA3 { 712 pinmux = <0x401f8118 6 0x401f85f4 1 0x401f8308>; 713 }; 714 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_acmp2_in5: IOMUXC_GPIO_AD_B1_08_ACMP2_IN5 { 715 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 716 }; 717 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc1_in13: IOMUXC_GPIO_AD_B1_08_ADC1_IN13 { 718 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 719 }; 720 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_adc2_in13: IOMUXC_GPIO_AD_B1_08_ADC2_IN13 { 721 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 722 }; 723 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_ccm_pmic_rdy: IOMUXC_GPIO_AD_B1_08_CCM_PMIC_RDY { 724 pinmux = <0x401f811c 3 0x401f83fc 3 0x401f830c>; 725 }; 726 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexcan1_tx: IOMUXC_GPIO_AD_B1_08_FLEXCAN1_TX { 727 pinmux = <0x401f811c 2 0x0 0 0x401f830c>; 728 }; 729 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexpwm4_pwma0: IOMUXC_GPIO_AD_B1_08_FLEXPWM4_PWMA0 { 730 pinmux = <0x401f811c 1 0x401f8494 1 0x401f830c>; 731 }; 732 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_flexspi_a_ss1_b: IOMUXC_GPIO_AD_B1_08_FLEXSPI_A_SS1_B { 733 pinmux = <0x401f811c 0 0x0 0 0x401f830c>; 734 }; 735 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_gpio1_io24: IOMUXC_GPIO_AD_B1_08_GPIO1_IO24 { 736 pinmux = <0x401f811c 5 0x0 0 0x401f830c>; 737 }; 738 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_kpp_row3: IOMUXC_GPIO_AD_B1_08_KPP_ROW3 { 739 pinmux = <0x401f811c 7 0x0 0 0x401f830c>; 740 }; 741 /omit-if-no-ref/ iomuxc_gpio_ad_b1_08_usdhc2_cmd: IOMUXC_GPIO_AD_B1_08_USDHC2_CMD { 742 pinmux = <0x401f811c 6 0x401f85e4 1 0x401f830c>; 743 }; 744 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_acmp3_in5: IOMUXC_GPIO_AD_B1_09_ACMP3_IN5 { 745 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 746 }; 747 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc1_in14: IOMUXC_GPIO_AD_B1_09_ADC1_IN14 { 748 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 749 }; 750 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_adc2_in14: IOMUXC_GPIO_AD_B1_09_ADC2_IN14 { 751 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 752 }; 753 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexcan1_rx: IOMUXC_GPIO_AD_B1_09_FLEXCAN1_RX { 754 pinmux = <0x401f8120 2 0x401f844c 2 0x401f8310>; 755 }; 756 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexpwm4_pwma1: IOMUXC_GPIO_AD_B1_09_FLEXPWM4_PWMA1 { 757 pinmux = <0x401f8120 1 0x401f8498 1 0x401f8310>; 758 }; 759 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_flexspi_a_dqs: IOMUXC_GPIO_AD_B1_09_FLEXSPI_A_DQS { 760 pinmux = <0x401f8120 0 0x401f84a4 1 0x401f8310>; 761 }; 762 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_gpio1_io25: IOMUXC_GPIO_AD_B1_09_GPIO1_IO25 { 763 pinmux = <0x401f8120 5 0x0 0 0x401f8310>; 764 }; 765 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_kpp_col3: IOMUXC_GPIO_AD_B1_09_KPP_COL3 { 766 pinmux = <0x401f8120 7 0x0 0 0x401f8310>; 767 }; 768 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_sai1_mclk: IOMUXC_GPIO_AD_B1_09_SAI1_MCLK { 769 pinmux = <0x401f8120 3 0x401f858c 1 0x401f8310>; 770 }; 771 /omit-if-no-ref/ iomuxc_gpio_ad_b1_09_usdhc2_clk: IOMUXC_GPIO_AD_B1_09_USDHC2_CLK { 772 pinmux = <0x401f8120 6 0x401f85dc 1 0x401f8310>; 773 }; 774 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_acmp4_in5: IOMUXC_GPIO_AD_B1_10_ACMP4_IN5 { 775 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 776 }; 777 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc1_in15: IOMUXC_GPIO_AD_B1_10_ADC1_IN15 { 778 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 779 }; 780 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_adc2_in15: IOMUXC_GPIO_AD_B1_10_ADC2_IN15 { 781 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 782 }; 783 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_flexspi_a_data3: IOMUXC_GPIO_AD_B1_10_FLEXSPI_A_DATA3 { 784 pinmux = <0x401f8124 0 0x401f84b4 1 0x401f8314>; 785 }; 786 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_gpio1_io26: IOMUXC_GPIO_AD_B1_10_GPIO1_IO26 { 787 pinmux = <0x401f8124 5 0x0 0 0x401f8314>; 788 }; 789 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_kpp_row2: IOMUXC_GPIO_AD_B1_10_KPP_ROW2 { 790 pinmux = <0x401f8124 7 0x0 0 0x401f8314>; 791 }; 792 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_lpuart8_tx: IOMUXC_GPIO_AD_B1_10_LPUART8_TX { 793 pinmux = <0x401f8124 2 0x401f8564 1 0x401f8314>; 794 }; 795 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_sai1_rx_sync: IOMUXC_GPIO_AD_B1_10_SAI1_RX_SYNC { 796 pinmux = <0x401f8124 3 0x401f85a4 1 0x401f8314>; 797 }; 798 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_usdhc2_wp: IOMUXC_GPIO_AD_B1_10_USDHC2_WP { 799 pinmux = <0x401f8124 6 0x401f8608 1 0x401f8314>; 800 }; 801 /omit-if-no-ref/ iomuxc_gpio_ad_b1_10_wdog1_b: IOMUXC_GPIO_AD_B1_10_WDOG1_B { 802 pinmux = <0x401f8124 1 0x0 0 0x401f8314>; 803 }; 804 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_acmp1_in6: IOMUXC_GPIO_AD_B1_11_ACMP1_IN6 { 805 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 806 }; 807 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc1_in0: IOMUXC_GPIO_AD_B1_11_ADC1_IN0 { 808 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 809 }; 810 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_adc2_in0: IOMUXC_GPIO_AD_B1_11_ADC2_IN0 { 811 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 812 }; 813 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_ewm_out_b: IOMUXC_GPIO_AD_B1_11_EWM_OUT_B { 814 pinmux = <0x401f8128 1 0x0 0 0x401f8318>; 815 }; 816 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_flexspi_a_data2: IOMUXC_GPIO_AD_B1_11_FLEXSPI_A_DATA2 { 817 pinmux = <0x401f8128 0 0x401f84b0 1 0x401f8318>; 818 }; 819 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_gpio1_io27: IOMUXC_GPIO_AD_B1_11_GPIO1_IO27 { 820 pinmux = <0x401f8128 5 0x0 0 0x401f8318>; 821 }; 822 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_kpp_col2: IOMUXC_GPIO_AD_B1_11_KPP_COL2 { 823 pinmux = <0x401f8128 7 0x0 0 0x401f8318>; 824 }; 825 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_lpuart8_rx: IOMUXC_GPIO_AD_B1_11_LPUART8_RX { 826 pinmux = <0x401f8128 2 0x401f8560 1 0x401f8318>; 827 }; 828 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_sai1_rx_bclk: IOMUXC_GPIO_AD_B1_11_SAI1_RX_BCLK { 829 pinmux = <0x401f8128 3 0x401f8590 1 0x401f8318>; 830 }; 831 /omit-if-no-ref/ iomuxc_gpio_ad_b1_11_usdhc2_reset_b: IOMUXC_GPIO_AD_B1_11_USDHC2_RESET_B { 832 pinmux = <0x401f8128 6 0x0 0 0x401f8318>; 833 }; 834 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp1_out: IOMUXC_GPIO_AD_B1_12_ACMP1_OUT { 835 pinmux = <0x401f812c 1 0x0 0 0x401f831c>; 836 }; 837 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_acmp2_in6: IOMUXC_GPIO_AD_B1_12_ACMP2_IN6 { 838 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 839 }; 840 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_adc2_in1: IOMUXC_GPIO_AD_B1_12_ADC2_IN1 { 841 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 842 }; 843 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_flexspi_a_data1: IOMUXC_GPIO_AD_B1_12_FLEXSPI_A_DATA1 { 844 pinmux = <0x401f812c 0 0x401f84ac 1 0x401f831c>; 845 }; 846 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_gpio1_io28: IOMUXC_GPIO_AD_B1_12_GPIO1_IO28 { 847 pinmux = <0x401f812c 5 0x0 0 0x401f831c>; 848 }; 849 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_kpp_row1: IOMUXC_GPIO_AD_B1_12_KPP_ROW1 { 850 pinmux = <0x401f812c 7 0x0 0 0x401f831c>; 851 }; 852 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_lpspi3_pcs0: IOMUXC_GPIO_AD_B1_12_LPSPI3_PCS0 { 853 pinmux = <0x401f812c 2 0x401f850c 1 0x401f831c>; 854 }; 855 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_sai1_rx_data0: IOMUXC_GPIO_AD_B1_12_SAI1_RX_DATA0 { 856 pinmux = <0x401f812c 3 0x401f8594 1 0x401f831c>; 857 }; 858 /omit-if-no-ref/ iomuxc_gpio_ad_b1_12_usdhc2_data4: IOMUXC_GPIO_AD_B1_12_USDHC2_DATA4 { 859 pinmux = <0x401f812c 6 0x401f85f8 1 0x401f831c>; 860 }; 861 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp2_out: IOMUXC_GPIO_AD_B1_13_ACMP2_OUT { 862 pinmux = <0x401f8130 1 0x0 0 0x401f8320>; 863 }; 864 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_acmp3_in6: IOMUXC_GPIO_AD_B1_13_ACMP3_IN6 { 865 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 866 }; 867 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_adc2_in2: IOMUXC_GPIO_AD_B1_13_ADC2_IN2 { 868 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 869 }; 870 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_flexspi_a_data0: IOMUXC_GPIO_AD_B1_13_FLEXSPI_A_DATA0 { 871 pinmux = <0x401f8130 0 0x401f84a8 1 0x401f8320>; 872 }; 873 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_gpio1_io29: IOMUXC_GPIO_AD_B1_13_GPIO1_IO29 { 874 pinmux = <0x401f8130 5 0x0 0 0x401f8320>; 875 }; 876 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_kpp_col1: IOMUXC_GPIO_AD_B1_13_KPP_COL1 { 877 pinmux = <0x401f8130 7 0x0 0 0x401f8320>; 878 }; 879 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_lpspi3_sdi: IOMUXC_GPIO_AD_B1_13_LPSPI3_SDI { 880 pinmux = <0x401f8130 2 0x401f8514 1 0x401f8320>; 881 }; 882 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_sai1_tx_data0: IOMUXC_GPIO_AD_B1_13_SAI1_TX_DATA0 { 883 pinmux = <0x401f8130 3 0x0 0 0x401f8320>; 884 }; 885 /omit-if-no-ref/ iomuxc_gpio_ad_b1_13_usdhc2_data5: IOMUXC_GPIO_AD_B1_13_USDHC2_DATA5 { 886 pinmux = <0x401f8130 6 0x401f85fc 1 0x401f8320>; 887 }; 888 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp3_out: IOMUXC_GPIO_AD_B1_14_ACMP3_OUT { 889 pinmux = <0x401f8134 1 0x0 0 0x401f8324>; 890 }; 891 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_acmp4_in6: IOMUXC_GPIO_AD_B1_14_ACMP4_IN6 { 892 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 893 }; 894 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_adc2_in3: IOMUXC_GPIO_AD_B1_14_ADC2_IN3 { 895 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 896 }; 897 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_flexspi_a_sclk: IOMUXC_GPIO_AD_B1_14_FLEXSPI_A_SCLK { 898 pinmux = <0x401f8134 0 0x401f84c8 1 0x401f8324>; 899 }; 900 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_gpio1_io30: IOMUXC_GPIO_AD_B1_14_GPIO1_IO30 { 901 pinmux = <0x401f8134 5 0x0 0 0x401f8324>; 902 }; 903 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_kpp_row0: IOMUXC_GPIO_AD_B1_14_KPP_ROW0 { 904 pinmux = <0x401f8134 7 0x0 0 0x401f8324>; 905 }; 906 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_lpspi3_sdo: IOMUXC_GPIO_AD_B1_14_LPSPI3_SDO { 907 pinmux = <0x401f8134 2 0x401f8518 1 0x401f8324>; 908 }; 909 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_sai1_tx_bclk: IOMUXC_GPIO_AD_B1_14_SAI1_TX_BCLK { 910 pinmux = <0x401f8134 3 0x401f85a8 1 0x401f8324>; 911 }; 912 /omit-if-no-ref/ iomuxc_gpio_ad_b1_14_usdhc2_data6: IOMUXC_GPIO_AD_B1_14_USDHC2_DATA6 { 913 pinmux = <0x401f8134 6 0x401f8600 1 0x401f8324>; 914 }; 915 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_acmp4_out: IOMUXC_GPIO_AD_B1_15_ACMP4_OUT { 916 pinmux = <0x401f8138 1 0x0 0 0x401f8328>; 917 }; 918 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_adc2_in4: IOMUXC_GPIO_AD_B1_15_ADC2_IN4 { 919 pinmux = <0x401f8138 5 0x0 0 0x401f8328>; 920 }; 921 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_flexspi_a_ss0_b: IOMUXC_GPIO_AD_B1_15_FLEXSPI_A_SS0_B { 922 pinmux = <0x401f8138 0 0x0 0 0x401f8328>; 923 }; 924 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_gpio1_io31: IOMUXC_GPIO_AD_B1_15_GPIO1_IO31 { 925 pinmux = <0x401f8138 5 0x0 0 0x401f8328>; 926 }; 927 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_kpp_col0: IOMUXC_GPIO_AD_B1_15_KPP_COL0 { 928 pinmux = <0x401f8138 7 0x0 0 0x401f8328>; 929 }; 930 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_lpspi3_sck: IOMUXC_GPIO_AD_B1_15_LPSPI3_SCK { 931 pinmux = <0x401f8138 2 0x0 0 0x401f8328>; 932 }; 933 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_sai1_tx_sync: IOMUXC_GPIO_AD_B1_15_SAI1_TX_SYNC { 934 pinmux = <0x401f8138 3 0x401f85ac 1 0x401f8328>; 935 }; 936 /omit-if-no-ref/ iomuxc_gpio_ad_b1_15_usdhc2_data7: IOMUXC_GPIO_AD_B1_15_USDHC2_DATA7 { 937 pinmux = <0x401f8138 6 0x401f8604 1 0x401f8328>; 938 }; 939 /omit-if-no-ref/ iomuxc_gpio_b0_00_flexio2_flexio00: IOMUXC_GPIO_B0_00_FLEXIO2_FLEXIO00 { 940 pinmux = <0x401f813c 4 0x0 0 0x401f832c>; 941 }; 942 /omit-if-no-ref/ iomuxc_gpio_b0_00_gpio2_io00: IOMUXC_GPIO_B0_00_GPIO2_IO00 { 943 pinmux = <0x401f813c 5 0x0 0 0x401f832c>; 944 }; 945 /omit-if-no-ref/ iomuxc_gpio_b0_00_lpspi4_pcs0: IOMUXC_GPIO_B0_00_LPSPI4_PCS0 { 946 pinmux = <0x401f813c 3 0x401f851c 0 0x401f832c>; 947 }; 948 /omit-if-no-ref/ iomuxc_gpio_b0_00_mqs_right: IOMUXC_GPIO_B0_00_MQS_RIGHT { 949 pinmux = <0x401f813c 2 0x0 0 0x401f832c>; 950 }; 951 /omit-if-no-ref/ iomuxc_gpio_b0_00_qtimer1_timer0: IOMUXC_GPIO_B0_00_QTIMER1_TIMER0 { 952 pinmux = <0x401f813c 1 0x0 0 0x401f832c>; 953 gpr = <0x400ac018 0x0 0x0>; 954 }; 955 /omit-if-no-ref/ iomuxc_gpio_b0_00_semc_csx1: IOMUXC_GPIO_B0_00_SEMC_CSX1 { 956 pinmux = <0x401f813c 6 0x0 0 0x401f832c>; 957 }; 958 /omit-if-no-ref/ iomuxc_gpio_b0_01_flexio2_flexio01: IOMUXC_GPIO_B0_01_FLEXIO2_FLEXIO01 { 959 pinmux = <0x401f8140 4 0x0 0 0x401f8330>; 960 }; 961 /omit-if-no-ref/ iomuxc_gpio_b0_01_gpio2_io01: IOMUXC_GPIO_B0_01_GPIO2_IO01 { 962 pinmux = <0x401f8140 5 0x0 0 0x401f8330>; 963 }; 964 /omit-if-no-ref/ iomuxc_gpio_b0_01_lpspi4_sdi: IOMUXC_GPIO_B0_01_LPSPI4_SDI { 965 pinmux = <0x401f8140 3 0x401f8524 0 0x401f8330>; 966 }; 967 /omit-if-no-ref/ iomuxc_gpio_b0_01_mqs_left: IOMUXC_GPIO_B0_01_MQS_LEFT { 968 pinmux = <0x401f8140 2 0x0 0 0x401f8330>; 969 }; 970 /omit-if-no-ref/ iomuxc_gpio_b0_01_qtimer1_timer1: IOMUXC_GPIO_B0_01_QTIMER1_TIMER1 { 971 pinmux = <0x401f8140 1 0x0 0 0x401f8330>; 972 gpr = <0x400ac018 0x1 0x0>; 973 }; 974 /omit-if-no-ref/ iomuxc_gpio_b0_01_semc_csx2: IOMUXC_GPIO_B0_01_SEMC_CSX2 { 975 pinmux = <0x401f8140 6 0x0 0 0x401f8330>; 976 }; 977 /omit-if-no-ref/ iomuxc_gpio_b0_02_flexcan1_tx: IOMUXC_GPIO_B0_02_FLEXCAN1_TX { 978 pinmux = <0x401f8144 2 0x0 0 0x401f8334>; 979 }; 980 /omit-if-no-ref/ iomuxc_gpio_b0_02_flexio2_flexio02: IOMUXC_GPIO_B0_02_FLEXIO2_FLEXIO02 { 981 pinmux = <0x401f8144 4 0x0 0 0x401f8334>; 982 }; 983 /omit-if-no-ref/ iomuxc_gpio_b0_02_gpio2_io02: IOMUXC_GPIO_B0_02_GPIO2_IO02 { 984 pinmux = <0x401f8144 5 0x0 0 0x401f8334>; 985 }; 986 /omit-if-no-ref/ iomuxc_gpio_b0_02_lpspi4_sdo: IOMUXC_GPIO_B0_02_LPSPI4_SDO { 987 pinmux = <0x401f8144 3 0x401f8528 0 0x401f8334>; 988 }; 989 /omit-if-no-ref/ iomuxc_gpio_b0_02_qtimer1_timer2: IOMUXC_GPIO_B0_02_QTIMER1_TIMER2 { 990 pinmux = <0x401f8144 1 0x0 0 0x401f8334>; 991 gpr = <0x400ac018 0x2 0x0>; 992 }; 993 /omit-if-no-ref/ iomuxc_gpio_b0_02_semc_csx3: IOMUXC_GPIO_B0_02_SEMC_CSX3 { 994 pinmux = <0x401f8144 6 0x0 0 0x401f8334>; 995 }; 996 /omit-if-no-ref/ iomuxc_gpio_b0_03_flexcan1_rx: IOMUXC_GPIO_B0_03_FLEXCAN1_RX { 997 pinmux = <0x401f8148 2 0x401f844c 3 0x401f8338>; 998 }; 999 /omit-if-no-ref/ iomuxc_gpio_b0_03_flexio2_flexio03: IOMUXC_GPIO_B0_03_FLEXIO2_FLEXIO03 { 1000 pinmux = <0x401f8148 4 0x0 0 0x401f8338>; 1001 }; 1002 /omit-if-no-ref/ iomuxc_gpio_b0_03_gpio2_io03: IOMUXC_GPIO_B0_03_GPIO2_IO03 { 1003 pinmux = <0x401f8148 5 0x0 0 0x401f8338>; 1004 }; 1005 /omit-if-no-ref/ iomuxc_gpio_b0_03_lpspi4_sck: IOMUXC_GPIO_B0_03_LPSPI4_SCK { 1006 pinmux = <0x401f8148 3 0x401f8520 0 0x401f8338>; 1007 }; 1008 /omit-if-no-ref/ iomuxc_gpio_b0_03_qtimer2_timer0: IOMUXC_GPIO_B0_03_QTIMER2_TIMER0 { 1009 pinmux = <0x401f8148 1 0x401f856c 1 0x401f8338>; 1010 gpr = <0x400ac018 0x4 0x0>; 1011 }; 1012 /omit-if-no-ref/ iomuxc_gpio_b0_03_wdog2_rst_b_deb: IOMUXC_GPIO_B0_03_WDOG2_RST_B_DEB { 1013 pinmux = <0x401f8148 6 0x0 0 0x401f8338>; 1014 }; 1015 /omit-if-no-ref/ iomuxc_gpio_b0_04_arm_trace0: IOMUXC_GPIO_B0_04_ARM_TRACE0 { 1016 pinmux = <0x401f814c 3 0x0 0 0x401f833c>; 1017 }; 1018 /omit-if-no-ref/ iomuxc_gpio_b0_04_flexio2_flexio04: IOMUXC_GPIO_B0_04_FLEXIO2_FLEXIO04 { 1019 pinmux = <0x401f814c 4 0x0 0 0x401f833c>; 1020 }; 1021 /omit-if-no-ref/ iomuxc_gpio_b0_04_gpio2_io04: IOMUXC_GPIO_B0_04_GPIO2_IO04 { 1022 pinmux = <0x401f814c 5 0x0 0 0x401f833c>; 1023 }; 1024 /omit-if-no-ref/ iomuxc_gpio_b0_04_lpi2c2_scl: IOMUXC_GPIO_B0_04_LPI2C2_SCL { 1025 pinmux = <0x401f814c 2 0x401f84d4 1 0x401f833c>; 1026 }; 1027 /omit-if-no-ref/ iomuxc_gpio_b0_04_qtimer2_timer1: IOMUXC_GPIO_B0_04_QTIMER2_TIMER1 { 1028 pinmux = <0x401f814c 1 0x401f8570 1 0x401f833c>; 1029 gpr = <0x400ac018 0x5 0x0>; 1030 }; 1031 /omit-if-no-ref/ iomuxc_gpio_b0_04_src_bt_cfg0: IOMUXC_GPIO_B0_04_SRC_BT_CFG0 { 1032 pinmux = <0x401f814c 6 0x0 0 0x401f833c>; 1033 }; 1034 /omit-if-no-ref/ iomuxc_gpio_b0_05_arm_trace1: IOMUXC_GPIO_B0_05_ARM_TRACE1 { 1035 pinmux = <0x401f8150 3 0x0 0 0x401f8340>; 1036 }; 1037 /omit-if-no-ref/ iomuxc_gpio_b0_05_flexio2_flexio05: IOMUXC_GPIO_B0_05_FLEXIO2_FLEXIO05 { 1038 pinmux = <0x401f8150 4 0x0 0 0x401f8340>; 1039 }; 1040 /omit-if-no-ref/ iomuxc_gpio_b0_05_gpio2_io05: IOMUXC_GPIO_B0_05_GPIO2_IO05 { 1041 pinmux = <0x401f8150 5 0x0 0 0x401f8340>; 1042 }; 1043 /omit-if-no-ref/ iomuxc_gpio_b0_05_lpi2c2_sda: IOMUXC_GPIO_B0_05_LPI2C2_SDA { 1044 pinmux = <0x401f8150 2 0x401f84d8 1 0x401f8340>; 1045 }; 1046 /omit-if-no-ref/ iomuxc_gpio_b0_05_qtimer2_timer2: IOMUXC_GPIO_B0_05_QTIMER2_TIMER2 { 1047 pinmux = <0x401f8150 1 0x401f8574 1 0x401f8340>; 1048 gpr = <0x400ac018 0x6 0x0>; 1049 }; 1050 /omit-if-no-ref/ iomuxc_gpio_b0_05_src_bt_cfg1: IOMUXC_GPIO_B0_05_SRC_BT_CFG1 { 1051 pinmux = <0x401f8150 6 0x0 0 0x401f8340>; 1052 }; 1053 /omit-if-no-ref/ iomuxc_gpio_b0_06_arm_trace2: IOMUXC_GPIO_B0_06_ARM_TRACE2 { 1054 pinmux = <0x401f8154 3 0x0 0 0x401f8344>; 1055 }; 1056 /omit-if-no-ref/ iomuxc_gpio_b0_06_flexio2_flexio06: IOMUXC_GPIO_B0_06_FLEXIO2_FLEXIO06 { 1057 pinmux = <0x401f8154 4 0x0 0 0x401f8344>; 1058 }; 1059 /omit-if-no-ref/ iomuxc_gpio_b0_06_flexpwm2_pwma0: IOMUXC_GPIO_B0_06_FLEXPWM2_PWMA0 { 1060 pinmux = <0x401f8154 2 0x401f8478 1 0x401f8344>; 1061 }; 1062 /omit-if-no-ref/ iomuxc_gpio_b0_06_gpio2_io06: IOMUXC_GPIO_B0_06_GPIO2_IO06 { 1063 pinmux = <0x401f8154 5 0x0 0 0x401f8344>; 1064 }; 1065 /omit-if-no-ref/ iomuxc_gpio_b0_06_qtimer3_timer0: IOMUXC_GPIO_B0_06_QTIMER3_TIMER0 { 1066 pinmux = <0x401f8154 1 0x401f857c 2 0x401f8344>; 1067 gpr = <0x400ac018 0x8 0x0>; 1068 }; 1069 /omit-if-no-ref/ iomuxc_gpio_b0_06_src_bt_cfg2: IOMUXC_GPIO_B0_06_SRC_BT_CFG2 { 1070 pinmux = <0x401f8154 6 0x0 0 0x401f8344>; 1071 }; 1072 /omit-if-no-ref/ iomuxc_gpio_b0_07_arm_trace3: IOMUXC_GPIO_B0_07_ARM_TRACE3 { 1073 pinmux = <0x401f8158 3 0x0 0 0x401f8348>; 1074 }; 1075 /omit-if-no-ref/ iomuxc_gpio_b0_07_flexio2_flexio07: IOMUXC_GPIO_B0_07_FLEXIO2_FLEXIO07 { 1076 pinmux = <0x401f8158 4 0x0 0 0x401f8348>; 1077 }; 1078 /omit-if-no-ref/ iomuxc_gpio_b0_07_flexpwm2_pwmb0: IOMUXC_GPIO_B0_07_FLEXPWM2_PWMB0 { 1079 pinmux = <0x401f8158 2 0x401f8488 1 0x401f8348>; 1080 }; 1081 /omit-if-no-ref/ iomuxc_gpio_b0_07_gpio2_io07: IOMUXC_GPIO_B0_07_GPIO2_IO07 { 1082 pinmux = <0x401f8158 5 0x0 0 0x401f8348>; 1083 }; 1084 /omit-if-no-ref/ iomuxc_gpio_b0_07_qtimer3_timer1: IOMUXC_GPIO_B0_07_QTIMER3_TIMER1 { 1085 pinmux = <0x401f8158 1 0x401f8580 2 0x401f8348>; 1086 gpr = <0x400ac018 0x9 0x0>; 1087 }; 1088 /omit-if-no-ref/ iomuxc_gpio_b0_07_src_bt_cfg3: IOMUXC_GPIO_B0_07_SRC_BT_CFG3 { 1089 pinmux = <0x401f8158 6 0x0 0 0x401f8348>; 1090 }; 1091 /omit-if-no-ref/ iomuxc_gpio_b0_08_flexio2_flexio08: IOMUXC_GPIO_B0_08_FLEXIO2_FLEXIO08 { 1092 pinmux = <0x401f815c 4 0x0 0 0x401f834c>; 1093 }; 1094 /omit-if-no-ref/ iomuxc_gpio_b0_08_flexpwm2_pwma1: IOMUXC_GPIO_B0_08_FLEXPWM2_PWMA1 { 1095 pinmux = <0x401f815c 2 0x401f847c 1 0x401f834c>; 1096 }; 1097 /omit-if-no-ref/ iomuxc_gpio_b0_08_gpio2_io08: IOMUXC_GPIO_B0_08_GPIO2_IO08 { 1098 pinmux = <0x401f815c 5 0x0 0 0x401f834c>; 1099 }; 1100 /omit-if-no-ref/ iomuxc_gpio_b0_08_lpuart3_tx: IOMUXC_GPIO_B0_08_LPUART3_TX { 1101 pinmux = <0x401f815c 3 0x401f853c 2 0x401f834c>; 1102 }; 1103 /omit-if-no-ref/ iomuxc_gpio_b0_08_qtimer3_timer2: IOMUXC_GPIO_B0_08_QTIMER3_TIMER2 { 1104 pinmux = <0x401f815c 1 0x401f8584 2 0x401f834c>; 1105 gpr = <0x400ac018 0xa 0x0>; 1106 }; 1107 /omit-if-no-ref/ iomuxc_gpio_b0_08_src_bt_cfg4: IOMUXC_GPIO_B0_08_SRC_BT_CFG4 { 1108 pinmux = <0x401f815c 6 0x0 0 0x401f834c>; 1109 }; 1110 /omit-if-no-ref/ iomuxc_gpio_b0_09_flexio2_flexio09: IOMUXC_GPIO_B0_09_FLEXIO2_FLEXIO09 { 1111 pinmux = <0x401f8160 4 0x0 0 0x401f8350>; 1112 }; 1113 /omit-if-no-ref/ iomuxc_gpio_b0_09_flexpwm2_pwmb1: IOMUXC_GPIO_B0_09_FLEXPWM2_PWMB1 { 1114 pinmux = <0x401f8160 2 0x401f848c 1 0x401f8350>; 1115 }; 1116 /omit-if-no-ref/ iomuxc_gpio_b0_09_gpio2_io09: IOMUXC_GPIO_B0_09_GPIO2_IO09 { 1117 pinmux = <0x401f8160 5 0x0 0 0x401f8350>; 1118 }; 1119 /omit-if-no-ref/ iomuxc_gpio_b0_09_lpuart3_rx: IOMUXC_GPIO_B0_09_LPUART3_RX { 1120 pinmux = <0x401f8160 3 0x401f8538 2 0x401f8350>; 1121 }; 1122 /omit-if-no-ref/ iomuxc_gpio_b0_09_qtimer4_timer0: IOMUXC_GPIO_B0_09_QTIMER4_TIMER0 { 1123 pinmux = <0x401f8160 1 0x0 0 0x401f8350>; 1124 gpr = <0x400ac018 0xc 0x0>; 1125 }; 1126 /omit-if-no-ref/ iomuxc_gpio_b0_09_src_bt_cfg5: IOMUXC_GPIO_B0_09_SRC_BT_CFG5 { 1127 pinmux = <0x401f8160 6 0x0 0 0x401f8350>; 1128 }; 1129 /omit-if-no-ref/ iomuxc_gpio_b0_10_flexio2_flexio10: IOMUXC_GPIO_B0_10_FLEXIO2_FLEXIO10 { 1130 pinmux = <0x401f8164 4 0x0 0 0x401f8354>; 1131 }; 1132 /omit-if-no-ref/ iomuxc_gpio_b0_10_flexpwm2_pwma2: IOMUXC_GPIO_B0_10_FLEXPWM2_PWMA2 { 1133 pinmux = <0x401f8164 2 0x401f8480 1 0x401f8354>; 1134 }; 1135 /omit-if-no-ref/ iomuxc_gpio_b0_10_gpio2_io10: IOMUXC_GPIO_B0_10_GPIO2_IO10 { 1136 pinmux = <0x401f8164 5 0x0 0 0x401f8354>; 1137 }; 1138 /omit-if-no-ref/ iomuxc_gpio_b0_10_qtimer4_timer1: IOMUXC_GPIO_B0_10_QTIMER4_TIMER1 { 1139 pinmux = <0x401f8164 1 0x0 0 0x401f8354>; 1140 gpr = <0x400ac018 0xd 0x0>; 1141 }; 1142 /omit-if-no-ref/ iomuxc_gpio_b0_10_sai1_tx_data3: IOMUXC_GPIO_B0_10_SAI1_TX_DATA3 { 1143 pinmux = <0x401f8164 3 0x401f8598 1 0x401f8354>; 1144 }; 1145 /omit-if-no-ref/ iomuxc_gpio_b0_10_src_bt_cfg6: IOMUXC_GPIO_B0_10_SRC_BT_CFG6 { 1146 pinmux = <0x401f8164 6 0x0 0 0x401f8354>; 1147 }; 1148 /omit-if-no-ref/ iomuxc_gpio_b0_11_flexio2_flexio11: IOMUXC_GPIO_B0_11_FLEXIO2_FLEXIO11 { 1149 pinmux = <0x401f8168 4 0x0 0 0x401f8358>; 1150 }; 1151 /omit-if-no-ref/ iomuxc_gpio_b0_11_flexpwm2_pwmb2: IOMUXC_GPIO_B0_11_FLEXPWM2_PWMB2 { 1152 pinmux = <0x401f8168 2 0x401f8490 1 0x401f8358>; 1153 }; 1154 /omit-if-no-ref/ iomuxc_gpio_b0_11_gpio2_io11: IOMUXC_GPIO_B0_11_GPIO2_IO11 { 1155 pinmux = <0x401f8168 5 0x0 0 0x401f8358>; 1156 }; 1157 /omit-if-no-ref/ iomuxc_gpio_b0_11_qtimer4_timer2: IOMUXC_GPIO_B0_11_QTIMER4_TIMER2 { 1158 pinmux = <0x401f8168 1 0x0 0 0x401f8358>; 1159 gpr = <0x400ac018 0xe 0x0>; 1160 }; 1161 /omit-if-no-ref/ iomuxc_gpio_b0_11_sai1_tx_data2: IOMUXC_GPIO_B0_11_SAI1_TX_DATA2 { 1162 pinmux = <0x401f8168 3 0x401f859c 1 0x401f8358>; 1163 }; 1164 /omit-if-no-ref/ iomuxc_gpio_b0_11_src_bt_cfg7: IOMUXC_GPIO_B0_11_SRC_BT_CFG7 { 1165 pinmux = <0x401f8168 6 0x0 0 0x401f8358>; 1166 }; 1167 /omit-if-no-ref/ iomuxc_gpio_b0_12_arm_trace_clk: IOMUXC_GPIO_B0_12_ARM_TRACE_CLK { 1168 pinmux = <0x401f816c 2 0x0 0 0x401f835c>; 1169 }; 1170 /omit-if-no-ref/ iomuxc_gpio_b0_12_flexio2_flexio12: IOMUXC_GPIO_B0_12_FLEXIO2_FLEXIO12 { 1171 pinmux = <0x401f816c 4 0x0 0 0x401f835c>; 1172 }; 1173 /omit-if-no-ref/ iomuxc_gpio_b0_12_gpio2_io12: IOMUXC_GPIO_B0_12_GPIO2_IO12 { 1174 pinmux = <0x401f816c 5 0x0 0 0x401f835c>; 1175 }; 1176 /omit-if-no-ref/ iomuxc_gpio_b0_12_sai1_tx_data1: IOMUXC_GPIO_B0_12_SAI1_TX_DATA1 { 1177 pinmux = <0x401f816c 3 0x401f85a0 1 0x401f835c>; 1178 }; 1179 /omit-if-no-ref/ iomuxc_gpio_b0_12_src_bt_cfg8: IOMUXC_GPIO_B0_12_SRC_BT_CFG8 { 1180 pinmux = <0x401f816c 6 0x0 0 0x401f835c>; 1181 }; 1182 /omit-if-no-ref/ iomuxc_gpio_b0_12_xbar1_xbar_in10: IOMUXC_GPIO_B0_12_XBAR1_XBAR_IN10 { 1183 pinmux = <0x401f816c 1 0x0 0 0x401f835c>; 1184 gpr = <0x400ac018 0x16 0x0>; 1185 }; 1186 /omit-if-no-ref/ iomuxc_gpio_b0_12_xbar1_xbar_inout10: IOMUXC_GPIO_B0_12_XBAR1_XBAR_INOUT10 { 1187 pinmux = <0x401f816c 1 0x0 0 0x401f835c>; 1188 gpr = <0x400ac018 0x16 0x1>; 1189 }; 1190 /omit-if-no-ref/ iomuxc_gpio_b0_13_arm_trace_swo: IOMUXC_GPIO_B0_13_ARM_TRACE_SWO { 1191 pinmux = <0x401f8170 2 0x0 0 0x401f8360>; 1192 }; 1193 /omit-if-no-ref/ iomuxc_gpio_b0_13_flexio2_flexio13: IOMUXC_GPIO_B0_13_FLEXIO2_FLEXIO13 { 1194 pinmux = <0x401f8170 4 0x0 0 0x401f8360>; 1195 }; 1196 /omit-if-no-ref/ iomuxc_gpio_b0_13_gpio2_io13: IOMUXC_GPIO_B0_13_GPIO2_IO13 { 1197 pinmux = <0x401f8170 5 0x0 0 0x401f8360>; 1198 }; 1199 /omit-if-no-ref/ iomuxc_gpio_b0_13_sai1_mclk: IOMUXC_GPIO_B0_13_SAI1_MCLK { 1200 pinmux = <0x401f8170 3 0x401f858c 2 0x401f8360>; 1201 }; 1202 /omit-if-no-ref/ iomuxc_gpio_b0_13_src_bt_cfg9: IOMUXC_GPIO_B0_13_SRC_BT_CFG9 { 1203 pinmux = <0x401f8170 6 0x0 0 0x401f8360>; 1204 }; 1205 /omit-if-no-ref/ iomuxc_gpio_b0_13_xbar1_xbar_in11: IOMUXC_GPIO_B0_13_XBAR1_XBAR_IN11 { 1206 pinmux = <0x401f8170 1 0x0 0 0x401f8360>; 1207 gpr = <0x400ac018 0x17 0x0>; 1208 }; 1209 /omit-if-no-ref/ iomuxc_gpio_b0_13_xbar1_xbar_inout11: IOMUXC_GPIO_B0_13_XBAR1_XBAR_INOUT11 { 1210 pinmux = <0x401f8170 1 0x0 0 0x401f8360>; 1211 gpr = <0x400ac018 0x17 0x1>; 1212 }; 1213 /omit-if-no-ref/ iomuxc_gpio_b0_14_arm_cm7_txev: IOMUXC_GPIO_B0_14_ARM_CM7_TXEV { 1214 pinmux = <0x401f8174 2 0x0 0 0x401f8364>; 1215 }; 1216 /omit-if-no-ref/ iomuxc_gpio_b0_14_flexio2_flexio14: IOMUXC_GPIO_B0_14_FLEXIO2_FLEXIO14 { 1217 pinmux = <0x401f8174 4 0x0 0 0x401f8364>; 1218 }; 1219 /omit-if-no-ref/ iomuxc_gpio_b0_14_gpio2_io14: IOMUXC_GPIO_B0_14_GPIO2_IO14 { 1220 pinmux = <0x401f8174 5 0x0 0 0x401f8364>; 1221 }; 1222 /omit-if-no-ref/ iomuxc_gpio_b0_14_sai1_rx_sync: IOMUXC_GPIO_B0_14_SAI1_RX_SYNC { 1223 pinmux = <0x401f8174 3 0x401f85a4 2 0x401f8364>; 1224 }; 1225 /omit-if-no-ref/ iomuxc_gpio_b0_14_src_bt_cfg10: IOMUXC_GPIO_B0_14_SRC_BT_CFG10 { 1226 pinmux = <0x401f8174 6 0x0 0 0x401f8364>; 1227 }; 1228 /omit-if-no-ref/ iomuxc_gpio_b0_14_xbar1_xbar_in12: IOMUXC_GPIO_B0_14_XBAR1_XBAR_IN12 { 1229 pinmux = <0x401f8174 1 0x0 0 0x401f8364>; 1230 gpr = <0x400ac018 0x18 0x0>; 1231 }; 1232 /omit-if-no-ref/ iomuxc_gpio_b0_14_xbar1_xbar_inout12: IOMUXC_GPIO_B0_14_XBAR1_XBAR_INOUT12 { 1233 pinmux = <0x401f8174 1 0x0 0 0x401f8364>; 1234 gpr = <0x400ac018 0x18 0x1>; 1235 }; 1236 /omit-if-no-ref/ iomuxc_gpio_b0_15_arm_cm7_rxev: IOMUXC_GPIO_B0_15_ARM_CM7_RXEV { 1237 pinmux = <0x401f8178 2 0x0 0 0x401f8368>; 1238 }; 1239 /omit-if-no-ref/ iomuxc_gpio_b0_15_flexio2_flexio15: IOMUXC_GPIO_B0_15_FLEXIO2_FLEXIO15 { 1240 pinmux = <0x401f8178 4 0x0 0 0x401f8368>; 1241 }; 1242 /omit-if-no-ref/ iomuxc_gpio_b0_15_gpio2_io15: IOMUXC_GPIO_B0_15_GPIO2_IO15 { 1243 pinmux = <0x401f8178 5 0x0 0 0x401f8368>; 1244 }; 1245 /omit-if-no-ref/ iomuxc_gpio_b0_15_sai1_rx_bclk: IOMUXC_GPIO_B0_15_SAI1_RX_BCLK { 1246 pinmux = <0x401f8178 3 0x401f8590 2 0x401f8368>; 1247 }; 1248 /omit-if-no-ref/ iomuxc_gpio_b0_15_src_bt_cfg11: IOMUXC_GPIO_B0_15_SRC_BT_CFG11 { 1249 pinmux = <0x401f8178 6 0x0 0 0x401f8368>; 1250 }; 1251 /omit-if-no-ref/ iomuxc_gpio_b0_15_xbar1_xbar_in13: IOMUXC_GPIO_B0_15_XBAR1_XBAR_IN13 { 1252 pinmux = <0x401f8178 1 0x0 0 0x401f8368>; 1253 gpr = <0x400ac018 0x19 0x0>; 1254 }; 1255 /omit-if-no-ref/ iomuxc_gpio_b0_15_xbar1_xbar_inout13: IOMUXC_GPIO_B0_15_XBAR1_XBAR_INOUT13 { 1256 pinmux = <0x401f8178 1 0x0 0 0x401f8368>; 1257 gpr = <0x400ac018 0x19 0x1>; 1258 }; 1259 /omit-if-no-ref/ iomuxc_gpio_b1_00_flexio2_flexio16: IOMUXC_GPIO_B1_00_FLEXIO2_FLEXIO16 { 1260 pinmux = <0x401f817c 4 0x0 0 0x401f836c>; 1261 }; 1262 /omit-if-no-ref/ iomuxc_gpio_b1_00_flexpwm1_pwma3: IOMUXC_GPIO_B1_00_FLEXPWM1_PWMA3 { 1263 pinmux = <0x401f817c 6 0x401f8454 4 0x401f836c>; 1264 }; 1265 /omit-if-no-ref/ iomuxc_gpio_b1_00_gpio2_io16: IOMUXC_GPIO_B1_00_GPIO2_IO16 { 1266 pinmux = <0x401f817c 5 0x0 0 0x401f836c>; 1267 }; 1268 /omit-if-no-ref/ iomuxc_gpio_b1_00_lpuart4_tx: IOMUXC_GPIO_B1_00_LPUART4_TX { 1269 pinmux = <0x401f817c 2 0x401f8544 2 0x401f836c>; 1270 }; 1271 /omit-if-no-ref/ iomuxc_gpio_b1_00_sai1_rx_data0: IOMUXC_GPIO_B1_00_SAI1_RX_DATA0 { 1272 pinmux = <0x401f817c 3 0x401f8594 2 0x401f836c>; 1273 }; 1274 /omit-if-no-ref/ iomuxc_gpio_b1_00_xbar1_xbar_in14: IOMUXC_GPIO_B1_00_XBAR1_XBAR_IN14 { 1275 pinmux = <0x401f817c 1 0x401f8644 1 0x401f836c>; 1276 gpr = <0x400ac018 0x1a 0x0>; 1277 }; 1278 /omit-if-no-ref/ iomuxc_gpio_b1_00_xbar1_xbar_inout14: IOMUXC_GPIO_B1_00_XBAR1_XBAR_INOUT14 { 1279 pinmux = <0x401f817c 1 0x401f8644 1 0x401f836c>; 1280 gpr = <0x400ac018 0x1a 0x1>; 1281 }; 1282 /omit-if-no-ref/ iomuxc_gpio_b1_01_flexio2_flexio17: IOMUXC_GPIO_B1_01_FLEXIO2_FLEXIO17 { 1283 pinmux = <0x401f8180 4 0x0 0 0x401f8370>; 1284 }; 1285 /omit-if-no-ref/ iomuxc_gpio_b1_01_flexpwm1_pwmb3: IOMUXC_GPIO_B1_01_FLEXPWM1_PWMB3 { 1286 pinmux = <0x401f8180 6 0x401f8464 4 0x401f8370>; 1287 }; 1288 /omit-if-no-ref/ iomuxc_gpio_b1_01_gpio2_io17: IOMUXC_GPIO_B1_01_GPIO2_IO17 { 1289 pinmux = <0x401f8180 5 0x0 0 0x401f8370>; 1290 }; 1291 /omit-if-no-ref/ iomuxc_gpio_b1_01_lpuart4_rx: IOMUXC_GPIO_B1_01_LPUART4_RX { 1292 pinmux = <0x401f8180 2 0x401f8540 2 0x401f8370>; 1293 }; 1294 /omit-if-no-ref/ iomuxc_gpio_b1_01_sai1_tx_data0: IOMUXC_GPIO_B1_01_SAI1_TX_DATA0 { 1295 pinmux = <0x401f8180 3 0x0 0 0x401f8370>; 1296 }; 1297 /omit-if-no-ref/ iomuxc_gpio_b1_01_xbar1_xbar_in15: IOMUXC_GPIO_B1_01_XBAR1_XBAR_IN15 { 1298 pinmux = <0x401f8180 1 0x401f8648 1 0x401f8370>; 1299 gpr = <0x400ac018 0x1b 0x0>; 1300 }; 1301 /omit-if-no-ref/ iomuxc_gpio_b1_01_xbar1_xbar_inout15: IOMUXC_GPIO_B1_01_XBAR1_XBAR_INOUT15 { 1302 pinmux = <0x401f8180 1 0x401f8648 1 0x401f8370>; 1303 gpr = <0x400ac018 0x1b 0x1>; 1304 }; 1305 /omit-if-no-ref/ iomuxc_gpio_b1_02_flexio2_flexio18: IOMUXC_GPIO_B1_02_FLEXIO2_FLEXIO18 { 1306 pinmux = <0x401f8184 4 0x0 0 0x401f8374>; 1307 }; 1308 /omit-if-no-ref/ iomuxc_gpio_b1_02_flexpwm2_pwma3: IOMUXC_GPIO_B1_02_FLEXPWM2_PWMA3 { 1309 pinmux = <0x401f8184 6 0x401f8474 4 0x401f8374>; 1310 }; 1311 /omit-if-no-ref/ iomuxc_gpio_b1_02_gpio2_io18: IOMUXC_GPIO_B1_02_GPIO2_IO18 { 1312 pinmux = <0x401f8184 5 0x0 0 0x401f8374>; 1313 }; 1314 /omit-if-no-ref/ iomuxc_gpio_b1_02_lpspi4_pcs2: IOMUXC_GPIO_B1_02_LPSPI4_PCS2 { 1315 pinmux = <0x401f8184 2 0x0 0 0x401f8374>; 1316 }; 1317 /omit-if-no-ref/ iomuxc_gpio_b1_02_sai1_tx_bclk: IOMUXC_GPIO_B1_02_SAI1_TX_BCLK { 1318 pinmux = <0x401f8184 3 0x401f85a8 2 0x401f8374>; 1319 }; 1320 /omit-if-no-ref/ iomuxc_gpio_b1_02_xbar1_xbar_in16: IOMUXC_GPIO_B1_02_XBAR1_XBAR_IN16 { 1321 pinmux = <0x401f8184 1 0x401f864c 1 0x401f8374>; 1322 gpr = <0x400ac018 0x1c 0x0>; 1323 }; 1324 /omit-if-no-ref/ iomuxc_gpio_b1_02_xbar1_xbar_inout16: IOMUXC_GPIO_B1_02_XBAR1_XBAR_INOUT16 { 1325 pinmux = <0x401f8184 1 0x401f864c 1 0x401f8374>; 1326 gpr = <0x400ac018 0x1c 0x1>; 1327 }; 1328 /omit-if-no-ref/ iomuxc_gpio_b1_03_flexio2_flexio19: IOMUXC_GPIO_B1_03_FLEXIO2_FLEXIO19 { 1329 pinmux = <0x401f8188 4 0x0 0 0x401f8378>; 1330 }; 1331 /omit-if-no-ref/ iomuxc_gpio_b1_03_flexpwm2_pwmb3: IOMUXC_GPIO_B1_03_FLEXPWM2_PWMB3 { 1332 pinmux = <0x401f8188 6 0x401f8484 3 0x401f8378>; 1333 }; 1334 /omit-if-no-ref/ iomuxc_gpio_b1_03_gpio2_io19: IOMUXC_GPIO_B1_03_GPIO2_IO19 { 1335 pinmux = <0x401f8188 5 0x0 0 0x401f8378>; 1336 }; 1337 /omit-if-no-ref/ iomuxc_gpio_b1_03_lpspi4_pcs1: IOMUXC_GPIO_B1_03_LPSPI4_PCS1 { 1338 pinmux = <0x401f8188 2 0x0 0 0x401f8378>; 1339 }; 1340 /omit-if-no-ref/ iomuxc_gpio_b1_03_sai1_tx_sync: IOMUXC_GPIO_B1_03_SAI1_TX_SYNC { 1341 pinmux = <0x401f8188 3 0x401f85ac 2 0x401f8378>; 1342 }; 1343 /omit-if-no-ref/ iomuxc_gpio_b1_03_xbar1_xbar_in17: IOMUXC_GPIO_B1_03_XBAR1_XBAR_IN17 { 1344 pinmux = <0x401f8188 1 0x401f862c 3 0x401f8378>; 1345 gpr = <0x400ac018 0x1d 0x0>; 1346 }; 1347 /omit-if-no-ref/ iomuxc_gpio_b1_03_xbar1_xbar_inout17: IOMUXC_GPIO_B1_03_XBAR1_XBAR_INOUT17 { 1348 pinmux = <0x401f8188 1 0x401f862c 3 0x401f8378>; 1349 gpr = <0x400ac018 0x1d 0x1>; 1350 }; 1351 /omit-if-no-ref/ iomuxc_gpio_b1_04_enet_rx_data0: IOMUXC_GPIO_B1_04_ENET_RX_DATA0 { 1352 pinmux = <0x401f818c 3 0x401f8434 1 0x401f837c>; 1353 }; 1354 /omit-if-no-ref/ iomuxc_gpio_b1_04_flexio2_flexio20: IOMUXC_GPIO_B1_04_FLEXIO2_FLEXIO20 { 1355 pinmux = <0x401f818c 4 0x0 0 0x401f837c>; 1356 }; 1357 /omit-if-no-ref/ iomuxc_gpio_b1_04_gpio2_io20: IOMUXC_GPIO_B1_04_GPIO2_IO20 { 1358 pinmux = <0x401f818c 5 0x0 0 0x401f837c>; 1359 }; 1360 /omit-if-no-ref/ iomuxc_gpio_b1_04_lpspi4_pcs0: IOMUXC_GPIO_B1_04_LPSPI4_PCS0 { 1361 pinmux = <0x401f818c 1 0x401f851c 1 0x401f837c>; 1362 }; 1363 /omit-if-no-ref/ iomuxc_gpio_b1_05_enet_rx_data1: IOMUXC_GPIO_B1_05_ENET_RX_DATA1 { 1364 pinmux = <0x401f8190 3 0x401f8438 1 0x401f8380>; 1365 }; 1366 /omit-if-no-ref/ iomuxc_gpio_b1_05_flexio2_flexio21: IOMUXC_GPIO_B1_05_FLEXIO2_FLEXIO21 { 1367 pinmux = <0x401f8190 4 0x0 0 0x401f8380>; 1368 }; 1369 /omit-if-no-ref/ iomuxc_gpio_b1_05_gpio2_io21: IOMUXC_GPIO_B1_05_GPIO2_IO21 { 1370 pinmux = <0x401f8190 5 0x0 0 0x401f8380>; 1371 }; 1372 /omit-if-no-ref/ iomuxc_gpio_b1_05_lpspi4_sdi: IOMUXC_GPIO_B1_05_LPSPI4_SDI { 1373 pinmux = <0x401f8190 1 0x401f8524 1 0x401f8380>; 1374 }; 1375 /omit-if-no-ref/ iomuxc_gpio_b1_06_enet_rx_en: IOMUXC_GPIO_B1_06_ENET_RX_EN { 1376 pinmux = <0x401f8194 3 0x401f843c 1 0x401f8384>; 1377 }; 1378 /omit-if-no-ref/ iomuxc_gpio_b1_06_flexio2_flexio22: IOMUXC_GPIO_B1_06_FLEXIO2_FLEXIO22 { 1379 pinmux = <0x401f8194 4 0x0 0 0x401f8384>; 1380 }; 1381 /omit-if-no-ref/ iomuxc_gpio_b1_06_gpio2_io22: IOMUXC_GPIO_B1_06_GPIO2_IO22 { 1382 pinmux = <0x401f8194 5 0x0 0 0x401f8384>; 1383 }; 1384 /omit-if-no-ref/ iomuxc_gpio_b1_06_lpspi4_sdo: IOMUXC_GPIO_B1_06_LPSPI4_SDO { 1385 pinmux = <0x401f8194 1 0x401f8528 1 0x401f8384>; 1386 }; 1387 /omit-if-no-ref/ iomuxc_gpio_b1_07_enet_tx_data0: IOMUXC_GPIO_B1_07_ENET_TX_DATA0 { 1388 pinmux = <0x401f8198 3 0x0 0 0x401f8388>; 1389 }; 1390 /omit-if-no-ref/ iomuxc_gpio_b1_07_flexio2_flexio23: IOMUXC_GPIO_B1_07_FLEXIO2_FLEXIO23 { 1391 pinmux = <0x401f8198 4 0x0 0 0x401f8388>; 1392 }; 1393 /omit-if-no-ref/ iomuxc_gpio_b1_07_gpio2_io23: IOMUXC_GPIO_B1_07_GPIO2_IO23 { 1394 pinmux = <0x401f8198 5 0x0 0 0x401f8388>; 1395 }; 1396 /omit-if-no-ref/ iomuxc_gpio_b1_07_lpspi4_sck: IOMUXC_GPIO_B1_07_LPSPI4_SCK { 1397 pinmux = <0x401f8198 1 0x401f8520 1 0x401f8388>; 1398 }; 1399 /omit-if-no-ref/ iomuxc_gpio_b1_08_enet_tx_data1: IOMUXC_GPIO_B1_08_ENET_TX_DATA1 { 1400 pinmux = <0x401f819c 3 0x0 0 0x401f838c>; 1401 }; 1402 /omit-if-no-ref/ iomuxc_gpio_b1_08_flexcan2_tx: IOMUXC_GPIO_B1_08_FLEXCAN2_TX { 1403 pinmux = <0x401f819c 6 0x0 0 0x401f838c>; 1404 }; 1405 /omit-if-no-ref/ iomuxc_gpio_b1_08_flexio2_flexio24: IOMUXC_GPIO_B1_08_FLEXIO2_FLEXIO24 { 1406 pinmux = <0x401f819c 4 0x0 0 0x401f838c>; 1407 }; 1408 /omit-if-no-ref/ iomuxc_gpio_b1_08_gpio2_io24: IOMUXC_GPIO_B1_08_GPIO2_IO24 { 1409 pinmux = <0x401f819c 5 0x0 0 0x401f838c>; 1410 }; 1411 /omit-if-no-ref/ iomuxc_gpio_b1_08_qtimer1_timer3: IOMUXC_GPIO_B1_08_QTIMER1_TIMER3 { 1412 pinmux = <0x401f819c 1 0x0 0 0x401f838c>; 1413 gpr = <0x400ac018 0x3 0x0>; 1414 }; 1415 /omit-if-no-ref/ iomuxc_gpio_b1_09_enet_tx_en: IOMUXC_GPIO_B1_09_ENET_TX_EN { 1416 pinmux = <0x401f81a0 3 0x0 0 0x401f8390>; 1417 }; 1418 /omit-if-no-ref/ iomuxc_gpio_b1_09_flexcan2_rx: IOMUXC_GPIO_B1_09_FLEXCAN2_RX { 1419 pinmux = <0x401f81a0 6 0x401f8450 3 0x401f8390>; 1420 }; 1421 /omit-if-no-ref/ iomuxc_gpio_b1_09_flexio2_flexio25: IOMUXC_GPIO_B1_09_FLEXIO2_FLEXIO25 { 1422 pinmux = <0x401f81a0 4 0x0 0 0x401f8390>; 1423 }; 1424 /omit-if-no-ref/ iomuxc_gpio_b1_09_gpio2_io25: IOMUXC_GPIO_B1_09_GPIO2_IO25 { 1425 pinmux = <0x401f81a0 5 0x0 0 0x401f8390>; 1426 }; 1427 /omit-if-no-ref/ iomuxc_gpio_b1_09_qtimer2_timer3: IOMUXC_GPIO_B1_09_QTIMER2_TIMER3 { 1428 pinmux = <0x401f81a0 1 0x401f8578 1 0x401f8390>; 1429 gpr = <0x400ac018 0x7 0x0>; 1430 }; 1431 /omit-if-no-ref/ iomuxc_gpio_b1_10_enet_ref_clk: IOMUXC_GPIO_B1_10_ENET_REF_CLK { 1432 pinmux = <0x401f81a4 6 0x401f842c 1 0x401f8394>; 1433 }; 1434 /omit-if-no-ref/ iomuxc_gpio_b1_10_enet_tx_clk: IOMUXC_GPIO_B1_10_ENET_TX_CLK { 1435 pinmux = <0x401f81a4 3 0x401f8448 1 0x401f8394>; 1436 }; 1437 /omit-if-no-ref/ iomuxc_gpio_b1_10_flexio2_flexio26: IOMUXC_GPIO_B1_10_FLEXIO2_FLEXIO26 { 1438 pinmux = <0x401f81a4 4 0x0 0 0x401f8394>; 1439 }; 1440 /omit-if-no-ref/ iomuxc_gpio_b1_10_gpio2_io26: IOMUXC_GPIO_B1_10_GPIO2_IO26 { 1441 pinmux = <0x401f81a4 5 0x0 0 0x401f8394>; 1442 }; 1443 /omit-if-no-ref/ iomuxc_gpio_b1_10_qtimer3_timer3: IOMUXC_GPIO_B1_10_QTIMER3_TIMER3 { 1444 pinmux = <0x401f81a4 1 0x401f8588 2 0x401f8394>; 1445 gpr = <0x400ac018 0xb 0x0>; 1446 }; 1447 /omit-if-no-ref/ iomuxc_gpio_b1_11_enet_rx_er: IOMUXC_GPIO_B1_11_ENET_RX_ER { 1448 pinmux = <0x401f81a8 3 0x401f8440 1 0x401f8398>; 1449 }; 1450 /omit-if-no-ref/ iomuxc_gpio_b1_11_flexio2_flexio27: IOMUXC_GPIO_B1_11_FLEXIO2_FLEXIO27 { 1451 pinmux = <0x401f81a8 4 0x0 0 0x401f8398>; 1452 }; 1453 /omit-if-no-ref/ iomuxc_gpio_b1_11_gpio2_io27: IOMUXC_GPIO_B1_11_GPIO2_IO27 { 1454 pinmux = <0x401f81a8 5 0x0 0 0x401f8398>; 1455 }; 1456 /omit-if-no-ref/ iomuxc_gpio_b1_11_lpspi4_pcs3: IOMUXC_GPIO_B1_11_LPSPI4_PCS3 { 1457 pinmux = <0x401f81a8 6 0x0 0 0x401f8398>; 1458 }; 1459 /omit-if-no-ref/ iomuxc_gpio_b1_11_qtimer4_timer3: IOMUXC_GPIO_B1_11_QTIMER4_TIMER3 { 1460 pinmux = <0x401f81a8 1 0x0 0 0x401f8398>; 1461 gpr = <0x400ac018 0xf 0x0>; 1462 }; 1463 /omit-if-no-ref/ iomuxc_gpio_b1_12_enet_1588_event0_in: IOMUXC_GPIO_B1_12_ENET_1588_EVENT0_IN { 1464 pinmux = <0x401f81ac 3 0x401f8444 2 0x401f839c>; 1465 }; 1466 /omit-if-no-ref/ iomuxc_gpio_b1_12_flexio2_flexio28: IOMUXC_GPIO_B1_12_FLEXIO2_FLEXIO28 { 1467 pinmux = <0x401f81ac 4 0x0 0 0x401f839c>; 1468 }; 1469 /omit-if-no-ref/ iomuxc_gpio_b1_12_gpio2_io28: IOMUXC_GPIO_B1_12_GPIO2_IO28 { 1470 pinmux = <0x401f81ac 5 0x0 0 0x401f839c>; 1471 }; 1472 /omit-if-no-ref/ iomuxc_gpio_b1_12_lpuart5_tx: IOMUXC_GPIO_B1_12_LPUART5_TX { 1473 pinmux = <0x401f81ac 1 0x401f854c 1 0x401f839c>; 1474 }; 1475 /omit-if-no-ref/ iomuxc_gpio_b1_12_usdhc1_cd_b: IOMUXC_GPIO_B1_12_USDHC1_CD_B { 1476 pinmux = <0x401f81ac 6 0x401f85d4 2 0x401f839c>; 1477 }; 1478 /omit-if-no-ref/ iomuxc_gpio_b1_13_enet_1588_event0_out: IOMUXC_GPIO_B1_13_ENET_1588_EVENT0_OUT { 1479 pinmux = <0x401f81b0 3 0x0 0 0x401f83a0>; 1480 }; 1481 /omit-if-no-ref/ iomuxc_gpio_b1_13_flexio2_flexio29: IOMUXC_GPIO_B1_13_FLEXIO2_FLEXIO29 { 1482 pinmux = <0x401f81b0 4 0x0 0 0x401f83a0>; 1483 }; 1484 /omit-if-no-ref/ iomuxc_gpio_b1_13_gpio2_io29: IOMUXC_GPIO_B1_13_GPIO2_IO29 { 1485 pinmux = <0x401f81b0 5 0x0 0 0x401f83a0>; 1486 }; 1487 /omit-if-no-ref/ iomuxc_gpio_b1_13_lpuart5_rx: IOMUXC_GPIO_B1_13_LPUART5_RX { 1488 pinmux = <0x401f81b0 1 0x401f8548 1 0x401f83a0>; 1489 }; 1490 /omit-if-no-ref/ iomuxc_gpio_b1_13_usdhc1_wp: IOMUXC_GPIO_B1_13_USDHC1_WP { 1491 pinmux = <0x401f81b0 6 0x401f85d8 3 0x401f83a0>; 1492 }; 1493 /omit-if-no-ref/ iomuxc_gpio_b1_13_wdog1_b: IOMUXC_GPIO_B1_13_WDOG1_B { 1494 pinmux = <0x401f81b0 0 0x0 0 0x401f83a0>; 1495 }; 1496 /omit-if-no-ref/ iomuxc_gpio_b1_14_enet_mdc: IOMUXC_GPIO_B1_14_ENET_MDC { 1497 pinmux = <0x401f81b4 0 0x0 0 0x401f83a4>; 1498 }; 1499 /omit-if-no-ref/ iomuxc_gpio_b1_14_flexio2_flexio30: IOMUXC_GPIO_B1_14_FLEXIO2_FLEXIO30 { 1500 pinmux = <0x401f81b4 4 0x0 0 0x401f83a4>; 1501 }; 1502 /omit-if-no-ref/ iomuxc_gpio_b1_14_flexpwm4_pwma2: IOMUXC_GPIO_B1_14_FLEXPWM4_PWMA2 { 1503 pinmux = <0x401f81b4 1 0x401f849c 1 0x401f83a4>; 1504 }; 1505 /omit-if-no-ref/ iomuxc_gpio_b1_14_gpio2_io30: IOMUXC_GPIO_B1_14_GPIO2_IO30 { 1506 pinmux = <0x401f81b4 5 0x0 0 0x401f83a4>; 1507 }; 1508 /omit-if-no-ref/ iomuxc_gpio_b1_14_usdhc1_vselect: IOMUXC_GPIO_B1_14_USDHC1_VSELECT { 1509 pinmux = <0x401f81b4 6 0x0 0 0x401f83a4>; 1510 }; 1511 /omit-if-no-ref/ iomuxc_gpio_b1_14_xbar1_xbar_in02: IOMUXC_GPIO_B1_14_XBAR1_XBAR_IN02 { 1512 pinmux = <0x401f81b4 3 0x401f860c 1 0x401f83a4>; 1513 }; 1514 /omit-if-no-ref/ iomuxc_gpio_b1_15_enet_mdio: IOMUXC_GPIO_B1_15_ENET_MDIO { 1515 pinmux = <0x401f81b8 0 0x401f8430 2 0x401f83a8>; 1516 }; 1517 /omit-if-no-ref/ iomuxc_gpio_b1_15_flexio2_flexio31: IOMUXC_GPIO_B1_15_FLEXIO2_FLEXIO31 { 1518 pinmux = <0x401f81b8 4 0x0 0 0x401f83a8>; 1519 }; 1520 /omit-if-no-ref/ iomuxc_gpio_b1_15_flexpwm4_pwma3: IOMUXC_GPIO_B1_15_FLEXPWM4_PWMA3 { 1521 pinmux = <0x401f81b8 1 0x401f84a0 1 0x401f83a8>; 1522 }; 1523 /omit-if-no-ref/ iomuxc_gpio_b1_15_gpio2_io31: IOMUXC_GPIO_B1_15_GPIO2_IO31 { 1524 pinmux = <0x401f81b8 5 0x0 0 0x401f83a8>; 1525 }; 1526 /omit-if-no-ref/ iomuxc_gpio_b1_15_usdhc1_reset_b: IOMUXC_GPIO_B1_15_USDHC1_RESET_B { 1527 pinmux = <0x401f81b8 6 0x0 0 0x401f83a8>; 1528 }; 1529 /omit-if-no-ref/ iomuxc_gpio_b1_15_xbar1_xbar_in03: IOMUXC_GPIO_B1_15_XBAR1_XBAR_IN03 { 1530 pinmux = <0x401f81b8 3 0x401f8610 1 0x401f83a8>; 1531 }; 1532 /omit-if-no-ref/ iomuxc_gpio_emc_00_flexio1_flexio00: IOMUXC_GPIO_EMC_00_FLEXIO1_FLEXIO00 { 1533 pinmux = <0x401f8014 4 0x0 0 0x401f8204>; 1534 }; 1535 /omit-if-no-ref/ iomuxc_gpio_emc_00_flexpwm4_pwma0: IOMUXC_GPIO_EMC_00_FLEXPWM4_PWMA0 { 1536 pinmux = <0x401f8014 1 0x401f8494 0 0x401f8204>; 1537 }; 1538 /omit-if-no-ref/ iomuxc_gpio_emc_00_gpio4_io00: IOMUXC_GPIO_EMC_00_GPIO4_IO00 { 1539 pinmux = <0x401f8014 5 0x0 0 0x401f8204>; 1540 }; 1541 /omit-if-no-ref/ iomuxc_gpio_emc_00_lpspi2_sck: IOMUXC_GPIO_EMC_00_LPSPI2_SCK { 1542 pinmux = <0x401f8014 2 0x401f8500 1 0x401f8204>; 1543 }; 1544 /omit-if-no-ref/ iomuxc_gpio_emc_00_semc_data00: IOMUXC_GPIO_EMC_00_SEMC_DATA00 { 1545 pinmux = <0x401f8014 0 0x0 0 0x401f8204>; 1546 }; 1547 /omit-if-no-ref/ iomuxc_gpio_emc_00_xbar1_xbar_in02: IOMUXC_GPIO_EMC_00_XBAR1_XBAR_IN02 { 1548 pinmux = <0x401f8014 3 0x401f860c 0 0x401f8204>; 1549 }; 1550 /omit-if-no-ref/ iomuxc_gpio_emc_01_flexio1_flexio01: IOMUXC_GPIO_EMC_01_FLEXIO1_FLEXIO01 { 1551 pinmux = <0x401f8018 4 0x0 0 0x401f8208>; 1552 }; 1553 /omit-if-no-ref/ iomuxc_gpio_emc_01_flexpwm4_pwmb0: IOMUXC_GPIO_EMC_01_FLEXPWM4_PWMB0 { 1554 pinmux = <0x401f8018 1 0x0 0 0x401f8208>; 1555 }; 1556 /omit-if-no-ref/ iomuxc_gpio_emc_01_gpio4_io01: IOMUXC_GPIO_EMC_01_GPIO4_IO01 { 1557 pinmux = <0x401f8018 5 0x0 0 0x401f8208>; 1558 }; 1559 /omit-if-no-ref/ iomuxc_gpio_emc_01_lpspi2_pcs0: IOMUXC_GPIO_EMC_01_LPSPI2_PCS0 { 1560 pinmux = <0x401f8018 2 0x401f84fc 1 0x401f8208>; 1561 }; 1562 /omit-if-no-ref/ iomuxc_gpio_emc_01_semc_data01: IOMUXC_GPIO_EMC_01_SEMC_DATA01 { 1563 pinmux = <0x401f8018 0 0x0 0 0x401f8208>; 1564 }; 1565 /omit-if-no-ref/ iomuxc_gpio_emc_01_xbar1_xbar_in03: IOMUXC_GPIO_EMC_01_XBAR1_XBAR_IN03 { 1566 pinmux = <0x401f8018 3 0x401f8610 0 0x401f8208>; 1567 }; 1568 /omit-if-no-ref/ iomuxc_gpio_emc_02_flexio1_flexio02: IOMUXC_GPIO_EMC_02_FLEXIO1_FLEXIO02 { 1569 pinmux = <0x401f801c 4 0x0 0 0x401f820c>; 1570 }; 1571 /omit-if-no-ref/ iomuxc_gpio_emc_02_flexpwm4_pwma1: IOMUXC_GPIO_EMC_02_FLEXPWM4_PWMA1 { 1572 pinmux = <0x401f801c 1 0x401f8498 0 0x401f820c>; 1573 }; 1574 /omit-if-no-ref/ iomuxc_gpio_emc_02_gpio4_io02: IOMUXC_GPIO_EMC_02_GPIO4_IO02 { 1575 pinmux = <0x401f801c 5 0x0 0 0x401f820c>; 1576 }; 1577 /omit-if-no-ref/ iomuxc_gpio_emc_02_lpspi2_sdo: IOMUXC_GPIO_EMC_02_LPSPI2_SDO { 1578 pinmux = <0x401f801c 2 0x401f8508 1 0x401f820c>; 1579 }; 1580 /omit-if-no-ref/ iomuxc_gpio_emc_02_semc_data02: IOMUXC_GPIO_EMC_02_SEMC_DATA02 { 1581 pinmux = <0x401f801c 0 0x0 0 0x401f820c>; 1582 }; 1583 /omit-if-no-ref/ iomuxc_gpio_emc_02_xbar1_xbar_in04: IOMUXC_GPIO_EMC_02_XBAR1_XBAR_IN04 { 1584 pinmux = <0x401f801c 3 0x401f8614 0 0x401f820c>; 1585 gpr = <0x400ac018 0x10 0x0>; 1586 }; 1587 /omit-if-no-ref/ iomuxc_gpio_emc_02_xbar1_xbar_inout04: IOMUXC_GPIO_EMC_02_XBAR1_XBAR_INOUT04 { 1588 pinmux = <0x401f801c 3 0x401f8614 0 0x401f820c>; 1589 gpr = <0x400ac018 0x10 0x1>; 1590 }; 1591 /omit-if-no-ref/ iomuxc_gpio_emc_03_flexio1_flexio03: IOMUXC_GPIO_EMC_03_FLEXIO1_FLEXIO03 { 1592 pinmux = <0x401f8020 4 0x0 0 0x401f8210>; 1593 }; 1594 /omit-if-no-ref/ iomuxc_gpio_emc_03_flexpwm4_pwmb1: IOMUXC_GPIO_EMC_03_FLEXPWM4_PWMB1 { 1595 pinmux = <0x401f8020 1 0x0 0 0x401f8210>; 1596 }; 1597 /omit-if-no-ref/ iomuxc_gpio_emc_03_gpio4_io03: IOMUXC_GPIO_EMC_03_GPIO4_IO03 { 1598 pinmux = <0x401f8020 5 0x0 0 0x401f8210>; 1599 }; 1600 /omit-if-no-ref/ iomuxc_gpio_emc_03_lpspi2_sdi: IOMUXC_GPIO_EMC_03_LPSPI2_SDI { 1601 pinmux = <0x401f8020 2 0x401f8504 1 0x401f8210>; 1602 }; 1603 /omit-if-no-ref/ iomuxc_gpio_emc_03_semc_data03: IOMUXC_GPIO_EMC_03_SEMC_DATA03 { 1604 pinmux = <0x401f8020 0 0x0 0 0x401f8210>; 1605 }; 1606 /omit-if-no-ref/ iomuxc_gpio_emc_03_xbar1_xbar_in05: IOMUXC_GPIO_EMC_03_XBAR1_XBAR_IN05 { 1607 pinmux = <0x401f8020 3 0x401f8618 0 0x401f8210>; 1608 gpr = <0x400ac018 0x11 0x0>; 1609 }; 1610 /omit-if-no-ref/ iomuxc_gpio_emc_03_xbar1_xbar_inout05: IOMUXC_GPIO_EMC_03_XBAR1_XBAR_INOUT05 { 1611 pinmux = <0x401f8020 3 0x401f8618 0 0x401f8210>; 1612 gpr = <0x400ac018 0x11 0x1>; 1613 }; 1614 /omit-if-no-ref/ iomuxc_gpio_emc_04_flexio1_flexio04: IOMUXC_GPIO_EMC_04_FLEXIO1_FLEXIO04 { 1615 pinmux = <0x401f8024 4 0x0 0 0x401f8214>; 1616 }; 1617 /omit-if-no-ref/ iomuxc_gpio_emc_04_flexpwm4_pwma2: IOMUXC_GPIO_EMC_04_FLEXPWM4_PWMA2 { 1618 pinmux = <0x401f8024 1 0x401f849c 0 0x401f8214>; 1619 }; 1620 /omit-if-no-ref/ iomuxc_gpio_emc_04_gpio4_io04: IOMUXC_GPIO_EMC_04_GPIO4_IO04 { 1621 pinmux = <0x401f8024 5 0x0 0 0x401f8214>; 1622 }; 1623 /omit-if-no-ref/ iomuxc_gpio_emc_04_sai2_tx_data: IOMUXC_GPIO_EMC_04_SAI2_TX_DATA { 1624 pinmux = <0x401f8024 2 0x0 0 0x401f8214>; 1625 }; 1626 /omit-if-no-ref/ iomuxc_gpio_emc_04_semc_data04: IOMUXC_GPIO_EMC_04_SEMC_DATA04 { 1627 pinmux = <0x401f8024 0 0x0 0 0x401f8214>; 1628 }; 1629 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_in06: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_IN06 { 1630 pinmux = <0x401f8024 3 0x401f861c 0 0x401f8214>; 1631 gpr = <0x400ac018 0x12 0x0>; 1632 }; 1633 /omit-if-no-ref/ iomuxc_gpio_emc_04_xbar1_xbar_inout06: IOMUXC_GPIO_EMC_04_XBAR1_XBAR_INOUT06 { 1634 pinmux = <0x401f8024 3 0x401f861c 0 0x401f8214>; 1635 gpr = <0x400ac018 0x12 0x1>; 1636 }; 1637 /omit-if-no-ref/ iomuxc_gpio_emc_05_flexio1_flexio05: IOMUXC_GPIO_EMC_05_FLEXIO1_FLEXIO05 { 1638 pinmux = <0x401f8028 4 0x0 0 0x401f8218>; 1639 }; 1640 /omit-if-no-ref/ iomuxc_gpio_emc_05_flexpwm4_pwmb2: IOMUXC_GPIO_EMC_05_FLEXPWM4_PWMB2 { 1641 pinmux = <0x401f8028 1 0x0 0 0x401f8218>; 1642 }; 1643 /omit-if-no-ref/ iomuxc_gpio_emc_05_gpio4_io05: IOMUXC_GPIO_EMC_05_GPIO4_IO05 { 1644 pinmux = <0x401f8028 5 0x0 0 0x401f8218>; 1645 }; 1646 /omit-if-no-ref/ iomuxc_gpio_emc_05_sai2_tx_sync: IOMUXC_GPIO_EMC_05_SAI2_TX_SYNC { 1647 pinmux = <0x401f8028 2 0x401f85c4 0 0x401f8218>; 1648 }; 1649 /omit-if-no-ref/ iomuxc_gpio_emc_05_semc_data05: IOMUXC_GPIO_EMC_05_SEMC_DATA05 { 1650 pinmux = <0x401f8028 0 0x0 0 0x401f8218>; 1651 }; 1652 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_in07: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_IN07 { 1653 pinmux = <0x401f8028 3 0x401f8620 0 0x401f8218>; 1654 gpr = <0x400ac018 0x13 0x0>; 1655 }; 1656 /omit-if-no-ref/ iomuxc_gpio_emc_05_xbar1_xbar_inout07: IOMUXC_GPIO_EMC_05_XBAR1_XBAR_INOUT07 { 1657 pinmux = <0x401f8028 3 0x401f8620 0 0x401f8218>; 1658 gpr = <0x400ac018 0x13 0x1>; 1659 }; 1660 /omit-if-no-ref/ iomuxc_gpio_emc_06_flexio1_flexio06: IOMUXC_GPIO_EMC_06_FLEXIO1_FLEXIO06 { 1661 pinmux = <0x401f802c 4 0x0 0 0x401f821c>; 1662 }; 1663 /omit-if-no-ref/ iomuxc_gpio_emc_06_flexpwm2_pwma0: IOMUXC_GPIO_EMC_06_FLEXPWM2_PWMA0 { 1664 pinmux = <0x401f802c 1 0x401f8478 0 0x401f821c>; 1665 }; 1666 /omit-if-no-ref/ iomuxc_gpio_emc_06_gpio4_io06: IOMUXC_GPIO_EMC_06_GPIO4_IO06 { 1667 pinmux = <0x401f802c 5 0x0 0 0x401f821c>; 1668 }; 1669 /omit-if-no-ref/ iomuxc_gpio_emc_06_sai2_tx_bclk: IOMUXC_GPIO_EMC_06_SAI2_TX_BCLK { 1670 pinmux = <0x401f802c 2 0x401f85c0 0 0x401f821c>; 1671 }; 1672 /omit-if-no-ref/ iomuxc_gpio_emc_06_semc_data06: IOMUXC_GPIO_EMC_06_SEMC_DATA06 { 1673 pinmux = <0x401f802c 0 0x0 0 0x401f821c>; 1674 }; 1675 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_in08: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_IN08 { 1676 pinmux = <0x401f802c 3 0x401f8624 0 0x401f821c>; 1677 gpr = <0x400ac018 0x14 0x0>; 1678 }; 1679 /omit-if-no-ref/ iomuxc_gpio_emc_06_xbar1_xbar_inout08: IOMUXC_GPIO_EMC_06_XBAR1_XBAR_INOUT08 { 1680 pinmux = <0x401f802c 3 0x401f8624 0 0x401f821c>; 1681 gpr = <0x400ac018 0x14 0x1>; 1682 }; 1683 /omit-if-no-ref/ iomuxc_gpio_emc_07_flexio1_flexio07: IOMUXC_GPIO_EMC_07_FLEXIO1_FLEXIO07 { 1684 pinmux = <0x401f8030 4 0x0 0 0x401f8220>; 1685 }; 1686 /omit-if-no-ref/ iomuxc_gpio_emc_07_flexpwm2_pwmb0: IOMUXC_GPIO_EMC_07_FLEXPWM2_PWMB0 { 1687 pinmux = <0x401f8030 1 0x401f8488 0 0x401f8220>; 1688 }; 1689 /omit-if-no-ref/ iomuxc_gpio_emc_07_gpio4_io07: IOMUXC_GPIO_EMC_07_GPIO4_IO07 { 1690 pinmux = <0x401f8030 5 0x0 0 0x401f8220>; 1691 }; 1692 /omit-if-no-ref/ iomuxc_gpio_emc_07_sai2_mclk: IOMUXC_GPIO_EMC_07_SAI2_MCLK { 1693 pinmux = <0x401f8030 2 0x401f85b0 0 0x401f8220>; 1694 }; 1695 /omit-if-no-ref/ iomuxc_gpio_emc_07_semc_data07: IOMUXC_GPIO_EMC_07_SEMC_DATA07 { 1696 pinmux = <0x401f8030 0 0x0 0 0x401f8220>; 1697 }; 1698 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_in09: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_IN09 { 1699 pinmux = <0x401f8030 3 0x401f8628 0 0x401f8220>; 1700 gpr = <0x400ac018 0x15 0x0>; 1701 }; 1702 /omit-if-no-ref/ iomuxc_gpio_emc_07_xbar1_xbar_inout09: IOMUXC_GPIO_EMC_07_XBAR1_XBAR_INOUT09 { 1703 pinmux = <0x401f8030 3 0x401f8628 0 0x401f8220>; 1704 gpr = <0x400ac018 0x15 0x1>; 1705 }; 1706 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexio1_flexio08: IOMUXC_GPIO_EMC_08_FLEXIO1_FLEXIO08 { 1707 pinmux = <0x401f8034 4 0x0 0 0x401f8224>; 1708 }; 1709 /omit-if-no-ref/ iomuxc_gpio_emc_08_flexpwm2_pwma1: IOMUXC_GPIO_EMC_08_FLEXPWM2_PWMA1 { 1710 pinmux = <0x401f8034 1 0x401f847c 0 0x401f8224>; 1711 }; 1712 /omit-if-no-ref/ iomuxc_gpio_emc_08_gpio4_io08: IOMUXC_GPIO_EMC_08_GPIO4_IO08 { 1713 pinmux = <0x401f8034 5 0x0 0 0x401f8224>; 1714 }; 1715 /omit-if-no-ref/ iomuxc_gpio_emc_08_sai2_rx_data: IOMUXC_GPIO_EMC_08_SAI2_RX_DATA { 1716 pinmux = <0x401f8034 2 0x401f85b8 0 0x401f8224>; 1717 }; 1718 /omit-if-no-ref/ iomuxc_gpio_emc_08_semc_dm0: IOMUXC_GPIO_EMC_08_SEMC_DM0 { 1719 pinmux = <0x401f8034 0 0x0 0 0x401f8224>; 1720 }; 1721 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_in17: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_IN17 { 1722 pinmux = <0x401f8034 3 0x401f862c 0 0x401f8224>; 1723 gpr = <0x400ac018 0x1d 0x0>; 1724 }; 1725 /omit-if-no-ref/ iomuxc_gpio_emc_08_xbar1_xbar_inout17: IOMUXC_GPIO_EMC_08_XBAR1_XBAR_INOUT17 { 1726 pinmux = <0x401f8034 3 0x401f862c 0 0x401f8224>; 1727 gpr = <0x400ac018 0x1d 0x1>; 1728 }; 1729 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexcan2_tx: IOMUXC_GPIO_EMC_09_FLEXCAN2_TX { 1730 pinmux = <0x401f8038 3 0x0 0 0x401f8228>; 1731 }; 1732 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexio1_flexio09: IOMUXC_GPIO_EMC_09_FLEXIO1_FLEXIO09 { 1733 pinmux = <0x401f8038 4 0x0 0 0x401f8228>; 1734 }; 1735 /omit-if-no-ref/ iomuxc_gpio_emc_09_flexpwm2_pwmb1: IOMUXC_GPIO_EMC_09_FLEXPWM2_PWMB1 { 1736 pinmux = <0x401f8038 1 0x401f848c 0 0x401f8228>; 1737 }; 1738 /omit-if-no-ref/ iomuxc_gpio_emc_09_gpio4_io09: IOMUXC_GPIO_EMC_09_GPIO4_IO09 { 1739 pinmux = <0x401f8038 5 0x0 0 0x401f8228>; 1740 }; 1741 /omit-if-no-ref/ iomuxc_gpio_emc_09_sai2_rx_sync: IOMUXC_GPIO_EMC_09_SAI2_RX_SYNC { 1742 pinmux = <0x401f8038 2 0x401f85bc 0 0x401f8228>; 1743 }; 1744 /omit-if-no-ref/ iomuxc_gpio_emc_09_semc_addr00: IOMUXC_GPIO_EMC_09_SEMC_ADDR00 { 1745 pinmux = <0x401f8038 0 0x0 0 0x401f8228>; 1746 }; 1747 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexcan2_rx: IOMUXC_GPIO_EMC_10_FLEXCAN2_RX { 1748 pinmux = <0x401f803c 3 0x401f8450 0 0x401f822c>; 1749 }; 1750 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexio1_flexio10: IOMUXC_GPIO_EMC_10_FLEXIO1_FLEXIO10 { 1751 pinmux = <0x401f803c 4 0x0 0 0x401f822c>; 1752 }; 1753 /omit-if-no-ref/ iomuxc_gpio_emc_10_flexpwm2_pwma2: IOMUXC_GPIO_EMC_10_FLEXPWM2_PWMA2 { 1754 pinmux = <0x401f803c 1 0x401f8480 0 0x401f822c>; 1755 }; 1756 /omit-if-no-ref/ iomuxc_gpio_emc_10_gpio4_io10: IOMUXC_GPIO_EMC_10_GPIO4_IO10 { 1757 pinmux = <0x401f803c 5 0x0 0 0x401f822c>; 1758 }; 1759 /omit-if-no-ref/ iomuxc_gpio_emc_10_sai2_rx_bclk: IOMUXC_GPIO_EMC_10_SAI2_RX_BCLK { 1760 pinmux = <0x401f803c 2 0x401f85b4 0 0x401f822c>; 1761 }; 1762 /omit-if-no-ref/ iomuxc_gpio_emc_10_semc_addr01: IOMUXC_GPIO_EMC_10_SEMC_ADDR01 { 1763 pinmux = <0x401f803c 0 0x0 0 0x401f822c>; 1764 }; 1765 /omit-if-no-ref/ iomuxc_gpio_emc_11_flexio1_flexio11: IOMUXC_GPIO_EMC_11_FLEXIO1_FLEXIO11 { 1766 pinmux = <0x401f8040 4 0x0 0 0x401f8230>; 1767 }; 1768 /omit-if-no-ref/ iomuxc_gpio_emc_11_flexpwm2_pwmb2: IOMUXC_GPIO_EMC_11_FLEXPWM2_PWMB2 { 1769 pinmux = <0x401f8040 1 0x401f8490 0 0x401f8230>; 1770 }; 1771 /omit-if-no-ref/ iomuxc_gpio_emc_11_gpio4_io11: IOMUXC_GPIO_EMC_11_GPIO4_IO11 { 1772 pinmux = <0x401f8040 5 0x0 0 0x401f8230>; 1773 }; 1774 /omit-if-no-ref/ iomuxc_gpio_emc_11_lpi2c4_sda: IOMUXC_GPIO_EMC_11_LPI2C4_SDA { 1775 pinmux = <0x401f8040 2 0x401f84e8 0 0x401f8230>; 1776 }; 1777 /omit-if-no-ref/ iomuxc_gpio_emc_11_semc_addr02: IOMUXC_GPIO_EMC_11_SEMC_ADDR02 { 1778 pinmux = <0x401f8040 0 0x0 0 0x401f8230>; 1779 }; 1780 /omit-if-no-ref/ iomuxc_gpio_emc_11_usdhc2_reset_b: IOMUXC_GPIO_EMC_11_USDHC2_RESET_B { 1781 pinmux = <0x401f8040 3 0x0 0 0x401f8230>; 1782 }; 1783 /omit-if-no-ref/ iomuxc_gpio_emc_12_flexpwm1_pwma3: IOMUXC_GPIO_EMC_12_FLEXPWM1_PWMA3 { 1784 pinmux = <0x401f8044 4 0x401f8454 1 0x401f8234>; 1785 }; 1786 /omit-if-no-ref/ iomuxc_gpio_emc_12_gpio4_io12: IOMUXC_GPIO_EMC_12_GPIO4_IO12 { 1787 pinmux = <0x401f8044 5 0x0 0 0x401f8234>; 1788 }; 1789 /omit-if-no-ref/ iomuxc_gpio_emc_12_lpi2c4_scl: IOMUXC_GPIO_EMC_12_LPI2C4_SCL { 1790 pinmux = <0x401f8044 2 0x401f84e4 0 0x401f8234>; 1791 }; 1792 /omit-if-no-ref/ iomuxc_gpio_emc_12_semc_addr03: IOMUXC_GPIO_EMC_12_SEMC_ADDR03 { 1793 pinmux = <0x401f8044 0 0x0 0 0x401f8234>; 1794 }; 1795 /omit-if-no-ref/ iomuxc_gpio_emc_12_usdhc1_wp: IOMUXC_GPIO_EMC_12_USDHC1_WP { 1796 pinmux = <0x401f8044 3 0x401f85d8 0 0x401f8234>; 1797 }; 1798 /omit-if-no-ref/ iomuxc_gpio_emc_12_xbar1_xbar_in24: IOMUXC_GPIO_EMC_12_XBAR1_XBAR_IN24 { 1799 pinmux = <0x401f8044 1 0x401f8640 0 0x401f8234>; 1800 }; 1801 /omit-if-no-ref/ iomuxc_gpio_emc_13_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_13_FLEXPWM1_PWMB3 { 1802 pinmux = <0x401f8048 4 0x401f8464 1 0x401f8238>; 1803 }; 1804 /omit-if-no-ref/ iomuxc_gpio_emc_13_gpio4_io13: IOMUXC_GPIO_EMC_13_GPIO4_IO13 { 1805 pinmux = <0x401f8048 5 0x0 0 0x401f8238>; 1806 }; 1807 /omit-if-no-ref/ iomuxc_gpio_emc_13_lpuart3_tx: IOMUXC_GPIO_EMC_13_LPUART3_TX { 1808 pinmux = <0x401f8048 2 0x401f853c 1 0x401f8238>; 1809 }; 1810 /omit-if-no-ref/ iomuxc_gpio_emc_13_mqs_right: IOMUXC_GPIO_EMC_13_MQS_RIGHT { 1811 pinmux = <0x401f8048 3 0x0 0 0x401f8238>; 1812 }; 1813 /omit-if-no-ref/ iomuxc_gpio_emc_13_semc_addr04: IOMUXC_GPIO_EMC_13_SEMC_ADDR04 { 1814 pinmux = <0x401f8048 0 0x0 0 0x401f8238>; 1815 }; 1816 /omit-if-no-ref/ iomuxc_gpio_emc_13_xbar1_xbar_in25: IOMUXC_GPIO_EMC_13_XBAR1_XBAR_IN25 { 1817 pinmux = <0x401f8048 1 0x401f8650 1 0x401f8238>; 1818 }; 1819 /omit-if-no-ref/ iomuxc_gpio_emc_14_gpio4_io14: IOMUXC_GPIO_EMC_14_GPIO4_IO14 { 1820 pinmux = <0x401f804c 5 0x0 0 0x401f823c>; 1821 }; 1822 /omit-if-no-ref/ iomuxc_gpio_emc_14_lpspi2_pcs1: IOMUXC_GPIO_EMC_14_LPSPI2_PCS1 { 1823 pinmux = <0x401f804c 4 0x0 0 0x401f823c>; 1824 }; 1825 /omit-if-no-ref/ iomuxc_gpio_emc_14_lpuart3_rx: IOMUXC_GPIO_EMC_14_LPUART3_RX { 1826 pinmux = <0x401f804c 2 0x401f8538 1 0x401f823c>; 1827 }; 1828 /omit-if-no-ref/ iomuxc_gpio_emc_14_mqs_left: IOMUXC_GPIO_EMC_14_MQS_LEFT { 1829 pinmux = <0x401f804c 3 0x0 0 0x401f823c>; 1830 }; 1831 /omit-if-no-ref/ iomuxc_gpio_emc_14_semc_addr05: IOMUXC_GPIO_EMC_14_SEMC_ADDR05 { 1832 pinmux = <0x401f804c 0 0x0 0 0x401f823c>; 1833 }; 1834 /omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_in19: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_IN19 { 1835 pinmux = <0x401f804c 1 0x401f8654 0 0x401f823c>; 1836 gpr = <0x400ac018 0x1f 0x0>; 1837 }; 1838 /omit-if-no-ref/ iomuxc_gpio_emc_14_xbar1_xbar_inout19: IOMUXC_GPIO_EMC_14_XBAR1_XBAR_INOUT19 { 1839 pinmux = <0x401f804c 1 0x401f8654 0 0x401f823c>; 1840 gpr = <0x400ac018 0x1f 0x1>; 1841 }; 1842 /omit-if-no-ref/ iomuxc_gpio_emc_15_gpio4_io15: IOMUXC_GPIO_EMC_15_GPIO4_IO15 { 1843 pinmux = <0x401f8050 5 0x0 0 0x401f8240>; 1844 }; 1845 /omit-if-no-ref/ iomuxc_gpio_emc_15_lpuart3_cts_b: IOMUXC_GPIO_EMC_15_LPUART3_CTS_B { 1846 pinmux = <0x401f8050 2 0x401f8534 0 0x401f8240>; 1847 }; 1848 /omit-if-no-ref/ iomuxc_gpio_emc_15_qtimer3_timer0: IOMUXC_GPIO_EMC_15_QTIMER3_TIMER0 { 1849 pinmux = <0x401f8050 4 0x401f857c 0 0x401f8240>; 1850 gpr = <0x400ac018 0x8 0x0>; 1851 }; 1852 /omit-if-no-ref/ iomuxc_gpio_emc_15_semc_addr06: IOMUXC_GPIO_EMC_15_SEMC_ADDR06 { 1853 pinmux = <0x401f8050 0 0x0 0 0x401f8240>; 1854 }; 1855 /omit-if-no-ref/ iomuxc_gpio_emc_15_spdif_out: IOMUXC_GPIO_EMC_15_SPDIF_OUT { 1856 pinmux = <0x401f8050 3 0x0 0 0x401f8240>; 1857 }; 1858 /omit-if-no-ref/ iomuxc_gpio_emc_15_xbar1_xbar_in20: IOMUXC_GPIO_EMC_15_XBAR1_XBAR_IN20 { 1859 pinmux = <0x401f8050 1 0x401f8634 0 0x401f8240>; 1860 }; 1861 /omit-if-no-ref/ iomuxc_gpio_emc_16_gpio4_io16: IOMUXC_GPIO_EMC_16_GPIO4_IO16 { 1862 pinmux = <0x401f8054 5 0x0 0 0x401f8244>; 1863 }; 1864 /omit-if-no-ref/ iomuxc_gpio_emc_16_lpuart3_rts_b: IOMUXC_GPIO_EMC_16_LPUART3_RTS_B { 1865 pinmux = <0x401f8054 2 0x0 0 0x401f8244>; 1866 }; 1867 /omit-if-no-ref/ iomuxc_gpio_emc_16_qtimer3_timer1: IOMUXC_GPIO_EMC_16_QTIMER3_TIMER1 { 1868 pinmux = <0x401f8054 4 0x401f8580 1 0x401f8244>; 1869 gpr = <0x400ac018 0x9 0x0>; 1870 }; 1871 /omit-if-no-ref/ iomuxc_gpio_emc_16_semc_addr07: IOMUXC_GPIO_EMC_16_SEMC_ADDR07 { 1872 pinmux = <0x401f8054 0 0x0 0 0x401f8244>; 1873 }; 1874 /omit-if-no-ref/ iomuxc_gpio_emc_16_spdif_in: IOMUXC_GPIO_EMC_16_SPDIF_IN { 1875 pinmux = <0x401f8054 3 0x401f85c8 1 0x401f8244>; 1876 }; 1877 /omit-if-no-ref/ iomuxc_gpio_emc_16_xbar1_xbar_in21: IOMUXC_GPIO_EMC_16_XBAR1_XBAR_IN21 { 1878 pinmux = <0x401f8054 1 0x401f8658 0 0x401f8244>; 1879 }; 1880 /omit-if-no-ref/ iomuxc_gpio_emc_17_flexcan1_tx: IOMUXC_GPIO_EMC_17_FLEXCAN1_TX { 1881 pinmux = <0x401f8058 3 0x0 0 0x401f8248>; 1882 }; 1883 /omit-if-no-ref/ iomuxc_gpio_emc_17_flexpwm4_pwma3: IOMUXC_GPIO_EMC_17_FLEXPWM4_PWMA3 { 1884 pinmux = <0x401f8058 1 0x401f84a0 0 0x401f8248>; 1885 }; 1886 /omit-if-no-ref/ iomuxc_gpio_emc_17_gpio4_io17: IOMUXC_GPIO_EMC_17_GPIO4_IO17 { 1887 pinmux = <0x401f8058 5 0x0 0 0x401f8248>; 1888 }; 1889 /omit-if-no-ref/ iomuxc_gpio_emc_17_lpuart4_cts_b: IOMUXC_GPIO_EMC_17_LPUART4_CTS_B { 1890 pinmux = <0x401f8058 2 0x0 0 0x401f8248>; 1891 }; 1892 /omit-if-no-ref/ iomuxc_gpio_emc_17_qtimer3_timer2: IOMUXC_GPIO_EMC_17_QTIMER3_TIMER2 { 1893 pinmux = <0x401f8058 4 0x401f8584 0 0x401f8248>; 1894 gpr = <0x400ac018 0xa 0x0>; 1895 }; 1896 /omit-if-no-ref/ iomuxc_gpio_emc_17_semc_addr08: IOMUXC_GPIO_EMC_17_SEMC_ADDR08 { 1897 pinmux = <0x401f8058 0 0x0 0 0x401f8248>; 1898 }; 1899 /omit-if-no-ref/ iomuxc_gpio_emc_18_flexcan1_rx: IOMUXC_GPIO_EMC_18_FLEXCAN1_RX { 1900 pinmux = <0x401f805c 3 0x401f844c 1 0x401f824c>; 1901 }; 1902 /omit-if-no-ref/ iomuxc_gpio_emc_18_flexpwm4_pwmb3: IOMUXC_GPIO_EMC_18_FLEXPWM4_PWMB3 { 1903 pinmux = <0x401f805c 1 0x0 0 0x401f824c>; 1904 }; 1905 /omit-if-no-ref/ iomuxc_gpio_emc_18_gpio4_io18: IOMUXC_GPIO_EMC_18_GPIO4_IO18 { 1906 pinmux = <0x401f805c 5 0x0 0 0x401f824c>; 1907 }; 1908 /omit-if-no-ref/ iomuxc_gpio_emc_18_lpuart4_rts_b: IOMUXC_GPIO_EMC_18_LPUART4_RTS_B { 1909 pinmux = <0x401f805c 2 0x0 0 0x401f824c>; 1910 }; 1911 /omit-if-no-ref/ iomuxc_gpio_emc_18_qtimer3_timer3: IOMUXC_GPIO_EMC_18_QTIMER3_TIMER3 { 1912 pinmux = <0x401f805c 4 0x401f8588 0 0x401f824c>; 1913 gpr = <0x400ac018 0xb 0x0>; 1914 }; 1915 /omit-if-no-ref/ iomuxc_gpio_emc_18_semc_addr09: IOMUXC_GPIO_EMC_18_SEMC_ADDR09 { 1916 pinmux = <0x401f805c 0 0x0 0 0x401f824c>; 1917 }; 1918 /omit-if-no-ref/ iomuxc_gpio_emc_18_snvs_vio_5_ctl: IOMUXC_GPIO_EMC_18_SNVS_VIO_5_CTL { 1919 pinmux = <0x401f805c 6 0x0 0 0x401f824c>; 1920 }; 1921 /omit-if-no-ref/ iomuxc_gpio_emc_19_enet_rx_data1: IOMUXC_GPIO_EMC_19_ENET_RX_DATA1 { 1922 pinmux = <0x401f8060 3 0x401f8438 0 0x401f8250>; 1923 }; 1924 /omit-if-no-ref/ iomuxc_gpio_emc_19_flexpwm2_pwma3: IOMUXC_GPIO_EMC_19_FLEXPWM2_PWMA3 { 1925 pinmux = <0x401f8060 1 0x401f8474 1 0x401f8250>; 1926 }; 1927 /omit-if-no-ref/ iomuxc_gpio_emc_19_gpio4_io19: IOMUXC_GPIO_EMC_19_GPIO4_IO19 { 1928 pinmux = <0x401f8060 5 0x0 0 0x401f8250>; 1929 }; 1930 /omit-if-no-ref/ iomuxc_gpio_emc_19_lpuart4_tx: IOMUXC_GPIO_EMC_19_LPUART4_TX { 1931 pinmux = <0x401f8060 2 0x401f8544 1 0x401f8250>; 1932 }; 1933 /omit-if-no-ref/ iomuxc_gpio_emc_19_qtimer2_timer0: IOMUXC_GPIO_EMC_19_QTIMER2_TIMER0 { 1934 pinmux = <0x401f8060 4 0x401f856c 0 0x401f8250>; 1935 gpr = <0x400ac018 0x4 0x0>; 1936 }; 1937 /omit-if-no-ref/ iomuxc_gpio_emc_19_semc_addr11: IOMUXC_GPIO_EMC_19_SEMC_ADDR11 { 1938 pinmux = <0x401f8060 0 0x0 0 0x401f8250>; 1939 }; 1940 /omit-if-no-ref/ iomuxc_gpio_emc_19_snvs_vio_5_b: IOMUXC_GPIO_EMC_19_SNVS_VIO_5_B { 1941 pinmux = <0x401f8060 6 0x0 0 0x401f8250>; 1942 }; 1943 /omit-if-no-ref/ iomuxc_gpio_emc_20_enet_rx_data0: IOMUXC_GPIO_EMC_20_ENET_RX_DATA0 { 1944 pinmux = <0x401f8064 3 0x401f8434 0 0x401f8254>; 1945 }; 1946 /omit-if-no-ref/ iomuxc_gpio_emc_20_flexpwm2_pwmb3: IOMUXC_GPIO_EMC_20_FLEXPWM2_PWMB3 { 1947 pinmux = <0x401f8064 1 0x401f8484 1 0x401f8254>; 1948 }; 1949 /omit-if-no-ref/ iomuxc_gpio_emc_20_gpio4_io20: IOMUXC_GPIO_EMC_20_GPIO4_IO20 { 1950 pinmux = <0x401f8064 5 0x0 0 0x401f8254>; 1951 }; 1952 /omit-if-no-ref/ iomuxc_gpio_emc_20_lpuart4_rx: IOMUXC_GPIO_EMC_20_LPUART4_RX { 1953 pinmux = <0x401f8064 2 0x401f8540 1 0x401f8254>; 1954 }; 1955 /omit-if-no-ref/ iomuxc_gpio_emc_20_qtimer2_timer1: IOMUXC_GPIO_EMC_20_QTIMER2_TIMER1 { 1956 pinmux = <0x401f8064 4 0x401f8570 0 0x401f8254>; 1957 gpr = <0x400ac018 0x5 0x0>; 1958 }; 1959 /omit-if-no-ref/ iomuxc_gpio_emc_20_semc_addr12: IOMUXC_GPIO_EMC_20_SEMC_ADDR12 { 1960 pinmux = <0x401f8064 0 0x0 0 0x401f8254>; 1961 }; 1962 /omit-if-no-ref/ iomuxc_gpio_emc_21_enet_tx_data1: IOMUXC_GPIO_EMC_21_ENET_TX_DATA1 { 1963 pinmux = <0x401f8068 3 0x0 0 0x401f8258>; 1964 }; 1965 /omit-if-no-ref/ iomuxc_gpio_emc_21_flexpwm3_pwma3: IOMUXC_GPIO_EMC_21_FLEXPWM3_PWMA3 { 1966 pinmux = <0x401f8068 1 0x0 0 0x401f8258>; 1967 }; 1968 /omit-if-no-ref/ iomuxc_gpio_emc_21_gpio4_io21: IOMUXC_GPIO_EMC_21_GPIO4_IO21 { 1969 pinmux = <0x401f8068 5 0x0 0 0x401f8258>; 1970 }; 1971 /omit-if-no-ref/ iomuxc_gpio_emc_21_lpi2c3_sda: IOMUXC_GPIO_EMC_21_LPI2C3_SDA { 1972 pinmux = <0x401f8068 2 0x401f84e0 0 0x401f8258>; 1973 }; 1974 /omit-if-no-ref/ iomuxc_gpio_emc_21_qtimer2_timer2: IOMUXC_GPIO_EMC_21_QTIMER2_TIMER2 { 1975 pinmux = <0x401f8068 4 0x401f8574 0 0x401f8258>; 1976 gpr = <0x400ac018 0x6 0x0>; 1977 }; 1978 /omit-if-no-ref/ iomuxc_gpio_emc_21_semc_ba0: IOMUXC_GPIO_EMC_21_SEMC_BA0 { 1979 pinmux = <0x401f8068 0 0x0 0 0x401f8258>; 1980 }; 1981 /omit-if-no-ref/ iomuxc_gpio_emc_22_enet_tx_data0: IOMUXC_GPIO_EMC_22_ENET_TX_DATA0 { 1982 pinmux = <0x401f806c 3 0x0 0 0x401f825c>; 1983 }; 1984 /omit-if-no-ref/ iomuxc_gpio_emc_22_flexpwm3_pwmb3: IOMUXC_GPIO_EMC_22_FLEXPWM3_PWMB3 { 1985 pinmux = <0x401f806c 1 0x0 0 0x401f825c>; 1986 }; 1987 /omit-if-no-ref/ iomuxc_gpio_emc_22_gpio4_io22: IOMUXC_GPIO_EMC_22_GPIO4_IO22 { 1988 pinmux = <0x401f806c 5 0x0 0 0x401f825c>; 1989 }; 1990 /omit-if-no-ref/ iomuxc_gpio_emc_22_lpi2c3_scl: IOMUXC_GPIO_EMC_22_LPI2C3_SCL { 1991 pinmux = <0x401f806c 2 0x401f84dc 0 0x401f825c>; 1992 }; 1993 /omit-if-no-ref/ iomuxc_gpio_emc_22_qtimer2_timer3: IOMUXC_GPIO_EMC_22_QTIMER2_TIMER3 { 1994 pinmux = <0x401f806c 4 0x401f8578 0 0x401f825c>; 1995 gpr = <0x400ac018 0x7 0x0>; 1996 }; 1997 /omit-if-no-ref/ iomuxc_gpio_emc_22_semc_ba1: IOMUXC_GPIO_EMC_22_SEMC_BA1 { 1998 pinmux = <0x401f806c 0 0x0 0 0x401f825c>; 1999 }; 2000 /omit-if-no-ref/ iomuxc_gpio_emc_23_enet_rx_en: IOMUXC_GPIO_EMC_23_ENET_RX_EN { 2001 pinmux = <0x401f8070 3 0x401f843c 0 0x401f8260>; 2002 }; 2003 /omit-if-no-ref/ iomuxc_gpio_emc_23_flexpwm1_pwma0: IOMUXC_GPIO_EMC_23_FLEXPWM1_PWMA0 { 2004 pinmux = <0x401f8070 1 0x401f8458 0 0x401f8260>; 2005 }; 2006 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpio4_io23: IOMUXC_GPIO_EMC_23_GPIO4_IO23 { 2007 pinmux = <0x401f8070 5 0x0 0 0x401f8260>; 2008 }; 2009 /omit-if-no-ref/ iomuxc_gpio_emc_23_gpt1_capture2: IOMUXC_GPIO_EMC_23_GPT1_CAPTURE2 { 2010 pinmux = <0x401f8070 4 0x0 0 0x401f8260>; 2011 }; 2012 /omit-if-no-ref/ iomuxc_gpio_emc_23_lpuart5_tx: IOMUXC_GPIO_EMC_23_LPUART5_TX { 2013 pinmux = <0x401f8070 2 0x401f854c 0 0x401f8260>; 2014 }; 2015 /omit-if-no-ref/ iomuxc_gpio_emc_23_semc_addr10: IOMUXC_GPIO_EMC_23_SEMC_ADDR10 { 2016 pinmux = <0x401f8070 0 0x0 0 0x401f8260>; 2017 }; 2018 /omit-if-no-ref/ iomuxc_gpio_emc_24_enet_tx_en: IOMUXC_GPIO_EMC_24_ENET_TX_EN { 2019 pinmux = <0x401f8074 3 0x0 0 0x401f8264>; 2020 }; 2021 /omit-if-no-ref/ iomuxc_gpio_emc_24_flexpwm1_pwmb0: IOMUXC_GPIO_EMC_24_FLEXPWM1_PWMB0 { 2022 pinmux = <0x401f8074 1 0x401f8468 0 0x401f8264>; 2023 }; 2024 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpio4_io24: IOMUXC_GPIO_EMC_24_GPIO4_IO24 { 2025 pinmux = <0x401f8074 5 0x0 0 0x401f8264>; 2026 }; 2027 /omit-if-no-ref/ iomuxc_gpio_emc_24_gpt1_capture1: IOMUXC_GPIO_EMC_24_GPT1_CAPTURE1 { 2028 pinmux = <0x401f8074 4 0x0 0 0x401f8264>; 2029 }; 2030 /omit-if-no-ref/ iomuxc_gpio_emc_24_lpuart5_rx: IOMUXC_GPIO_EMC_24_LPUART5_RX { 2031 pinmux = <0x401f8074 2 0x401f8548 0 0x401f8264>; 2032 }; 2033 /omit-if-no-ref/ iomuxc_gpio_emc_24_semc_cas: IOMUXC_GPIO_EMC_24_SEMC_CAS { 2034 pinmux = <0x401f8074 0 0x0 0 0x401f8264>; 2035 }; 2036 /omit-if-no-ref/ iomuxc_gpio_emc_25_enet_ref_clk: IOMUXC_GPIO_EMC_25_ENET_REF_CLK { 2037 pinmux = <0x401f8078 4 0x401f842c 0 0x401f8268>; 2038 }; 2039 /omit-if-no-ref/ iomuxc_gpio_emc_25_enet_tx_clk: IOMUXC_GPIO_EMC_25_ENET_TX_CLK { 2040 pinmux = <0x401f8078 3 0x401f8448 0 0x401f8268>; 2041 }; 2042 /omit-if-no-ref/ iomuxc_gpio_emc_25_flexpwm1_pwma1: IOMUXC_GPIO_EMC_25_FLEXPWM1_PWMA1 { 2043 pinmux = <0x401f8078 1 0x401f845c 0 0x401f8268>; 2044 }; 2045 /omit-if-no-ref/ iomuxc_gpio_emc_25_gpio4_io25: IOMUXC_GPIO_EMC_25_GPIO4_IO25 { 2046 pinmux = <0x401f8078 5 0x0 0 0x401f8268>; 2047 }; 2048 /omit-if-no-ref/ iomuxc_gpio_emc_25_lpuart6_tx: IOMUXC_GPIO_EMC_25_LPUART6_TX { 2049 pinmux = <0x401f8078 2 0x401f8554 0 0x401f8268>; 2050 }; 2051 /omit-if-no-ref/ iomuxc_gpio_emc_25_semc_ras: IOMUXC_GPIO_EMC_25_SEMC_RAS { 2052 pinmux = <0x401f8078 0 0x0 0 0x401f8268>; 2053 }; 2054 /omit-if-no-ref/ iomuxc_gpio_emc_26_enet_rx_er: IOMUXC_GPIO_EMC_26_ENET_RX_ER { 2055 pinmux = <0x401f807c 3 0x401f8440 0 0x401f826c>; 2056 }; 2057 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexio1_flexio12: IOMUXC_GPIO_EMC_26_FLEXIO1_FLEXIO12 { 2058 pinmux = <0x401f807c 4 0x0 0 0x401f826c>; 2059 }; 2060 /omit-if-no-ref/ iomuxc_gpio_emc_26_flexpwm1_pwmb1: IOMUXC_GPIO_EMC_26_FLEXPWM1_PWMB1 { 2061 pinmux = <0x401f807c 1 0x401f846c 0 0x401f826c>; 2062 }; 2063 /omit-if-no-ref/ iomuxc_gpio_emc_26_gpio4_io26: IOMUXC_GPIO_EMC_26_GPIO4_IO26 { 2064 pinmux = <0x401f807c 5 0x0 0 0x401f826c>; 2065 }; 2066 /omit-if-no-ref/ iomuxc_gpio_emc_26_lpuart6_rx: IOMUXC_GPIO_EMC_26_LPUART6_RX { 2067 pinmux = <0x401f807c 2 0x401f8550 0 0x401f826c>; 2068 }; 2069 /omit-if-no-ref/ iomuxc_gpio_emc_26_semc_clk: IOMUXC_GPIO_EMC_26_SEMC_CLK { 2070 pinmux = <0x401f807c 0 0x0 0 0x401f826c>; 2071 }; 2072 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexio1_flexio13: IOMUXC_GPIO_EMC_27_FLEXIO1_FLEXIO13 { 2073 pinmux = <0x401f8080 4 0x0 0 0x401f8270>; 2074 }; 2075 /omit-if-no-ref/ iomuxc_gpio_emc_27_flexpwm1_pwma2: IOMUXC_GPIO_EMC_27_FLEXPWM1_PWMA2 { 2076 pinmux = <0x401f8080 1 0x401f8460 0 0x401f8270>; 2077 }; 2078 /omit-if-no-ref/ iomuxc_gpio_emc_27_gpio4_io27: IOMUXC_GPIO_EMC_27_GPIO4_IO27 { 2079 pinmux = <0x401f8080 5 0x0 0 0x401f8270>; 2080 }; 2081 /omit-if-no-ref/ iomuxc_gpio_emc_27_lpspi1_sck: IOMUXC_GPIO_EMC_27_LPSPI1_SCK { 2082 pinmux = <0x401f8080 3 0x401f84f0 0 0x401f8270>; 2083 }; 2084 /omit-if-no-ref/ iomuxc_gpio_emc_27_lpuart5_rts_b: IOMUXC_GPIO_EMC_27_LPUART5_RTS_B { 2085 pinmux = <0x401f8080 2 0x0 0 0x401f8270>; 2086 }; 2087 /omit-if-no-ref/ iomuxc_gpio_emc_27_semc_cke: IOMUXC_GPIO_EMC_27_SEMC_CKE { 2088 pinmux = <0x401f8080 0 0x0 0 0x401f8270>; 2089 }; 2090 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexio1_flexio14: IOMUXC_GPIO_EMC_28_FLEXIO1_FLEXIO14 { 2091 pinmux = <0x401f8084 4 0x0 0 0x401f8274>; 2092 }; 2093 /omit-if-no-ref/ iomuxc_gpio_emc_28_flexpwm1_pwmb2: IOMUXC_GPIO_EMC_28_FLEXPWM1_PWMB2 { 2094 pinmux = <0x401f8084 1 0x401f8470 0 0x401f8274>; 2095 }; 2096 /omit-if-no-ref/ iomuxc_gpio_emc_28_gpio4_io28: IOMUXC_GPIO_EMC_28_GPIO4_IO28 { 2097 pinmux = <0x401f8084 5 0x0 0 0x401f8274>; 2098 }; 2099 /omit-if-no-ref/ iomuxc_gpio_emc_28_lpspi1_sdo: IOMUXC_GPIO_EMC_28_LPSPI1_SDO { 2100 pinmux = <0x401f8084 3 0x401f84f8 0 0x401f8274>; 2101 }; 2102 /omit-if-no-ref/ iomuxc_gpio_emc_28_lpuart5_cts_b: IOMUXC_GPIO_EMC_28_LPUART5_CTS_B { 2103 pinmux = <0x401f8084 2 0x0 0 0x401f8274>; 2104 }; 2105 /omit-if-no-ref/ iomuxc_gpio_emc_28_semc_we: IOMUXC_GPIO_EMC_28_SEMC_WE { 2106 pinmux = <0x401f8084 0 0x0 0 0x401f8274>; 2107 }; 2108 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexio1_flexio15: IOMUXC_GPIO_EMC_29_FLEXIO1_FLEXIO15 { 2109 pinmux = <0x401f8088 4 0x0 0 0x401f8278>; 2110 }; 2111 /omit-if-no-ref/ iomuxc_gpio_emc_29_flexpwm3_pwma0: IOMUXC_GPIO_EMC_29_FLEXPWM3_PWMA0 { 2112 pinmux = <0x401f8088 1 0x0 0 0x401f8278>; 2113 }; 2114 /omit-if-no-ref/ iomuxc_gpio_emc_29_gpio4_io29: IOMUXC_GPIO_EMC_29_GPIO4_IO29 { 2115 pinmux = <0x401f8088 5 0x0 0 0x401f8278>; 2116 }; 2117 /omit-if-no-ref/ iomuxc_gpio_emc_29_lpspi1_sdi: IOMUXC_GPIO_EMC_29_LPSPI1_SDI { 2118 pinmux = <0x401f8088 3 0x401f84f4 0 0x401f8278>; 2119 }; 2120 /omit-if-no-ref/ iomuxc_gpio_emc_29_lpuart6_rts_b: IOMUXC_GPIO_EMC_29_LPUART6_RTS_B { 2121 pinmux = <0x401f8088 2 0x0 0 0x401f8278>; 2122 }; 2123 /omit-if-no-ref/ iomuxc_gpio_emc_29_semc_cs0: IOMUXC_GPIO_EMC_29_SEMC_CS0 { 2124 pinmux = <0x401f8088 0 0x0 0 0x401f8278>; 2125 }; 2126 /omit-if-no-ref/ iomuxc_gpio_emc_30_flexpwm3_pwmb0: IOMUXC_GPIO_EMC_30_FLEXPWM3_PWMB0 { 2127 pinmux = <0x401f808c 1 0x0 0 0x401f827c>; 2128 }; 2129 /omit-if-no-ref/ iomuxc_gpio_emc_30_gpio4_io30: IOMUXC_GPIO_EMC_30_GPIO4_IO30 { 2130 pinmux = <0x401f808c 5 0x0 0 0x401f827c>; 2131 }; 2132 /omit-if-no-ref/ iomuxc_gpio_emc_30_lpspi1_pcs0: IOMUXC_GPIO_EMC_30_LPSPI1_PCS0 { 2133 pinmux = <0x401f808c 3 0x401f84ec 1 0x401f827c>; 2134 }; 2135 /omit-if-no-ref/ iomuxc_gpio_emc_30_lpuart6_cts_b: IOMUXC_GPIO_EMC_30_LPUART6_CTS_B { 2136 pinmux = <0x401f808c 2 0x0 0 0x401f827c>; 2137 }; 2138 /omit-if-no-ref/ iomuxc_gpio_emc_30_semc_data08: IOMUXC_GPIO_EMC_30_SEMC_DATA08 { 2139 pinmux = <0x401f808c 0 0x0 0 0x401f827c>; 2140 }; 2141 /omit-if-no-ref/ iomuxc_gpio_emc_31_flexpwm3_pwma1: IOMUXC_GPIO_EMC_31_FLEXPWM3_PWMA1 { 2142 pinmux = <0x401f8090 1 0x0 0 0x401f8280>; 2143 }; 2144 /omit-if-no-ref/ iomuxc_gpio_emc_31_gpio4_io31: IOMUXC_GPIO_EMC_31_GPIO4_IO31 { 2145 pinmux = <0x401f8090 5 0x0 0 0x401f8280>; 2146 }; 2147 /omit-if-no-ref/ iomuxc_gpio_emc_31_lpspi1_pcs1: IOMUXC_GPIO_EMC_31_LPSPI1_PCS1 { 2148 pinmux = <0x401f8090 3 0x0 0 0x401f8280>; 2149 }; 2150 /omit-if-no-ref/ iomuxc_gpio_emc_31_lpuart7_tx: IOMUXC_GPIO_EMC_31_LPUART7_TX { 2151 pinmux = <0x401f8090 2 0x401f855c 1 0x401f8280>; 2152 }; 2153 /omit-if-no-ref/ iomuxc_gpio_emc_31_semc_data09: IOMUXC_GPIO_EMC_31_SEMC_DATA09 { 2154 pinmux = <0x401f8090 0 0x0 0 0x401f8280>; 2155 }; 2156 /omit-if-no-ref/ iomuxc_gpio_emc_32_ccm_pmic_rdy: IOMUXC_GPIO_EMC_32_CCM_PMIC_RDY { 2157 pinmux = <0x401f8094 3 0x401f83fc 4 0x401f8284>; 2158 }; 2159 /omit-if-no-ref/ iomuxc_gpio_emc_32_flexpwm3_pwmb1: IOMUXC_GPIO_EMC_32_FLEXPWM3_PWMB1 { 2160 pinmux = <0x401f8094 1 0x0 0 0x401f8284>; 2161 }; 2162 /omit-if-no-ref/ iomuxc_gpio_emc_32_gpio3_io18: IOMUXC_GPIO_EMC_32_GPIO3_IO18 { 2163 pinmux = <0x401f8094 5 0x0 0 0x401f8284>; 2164 }; 2165 /omit-if-no-ref/ iomuxc_gpio_emc_32_lpuart7_rx: IOMUXC_GPIO_EMC_32_LPUART7_RX { 2166 pinmux = <0x401f8094 2 0x401f8558 1 0x401f8284>; 2167 }; 2168 /omit-if-no-ref/ iomuxc_gpio_emc_32_semc_data10: IOMUXC_GPIO_EMC_32_SEMC_DATA10 { 2169 pinmux = <0x401f8094 0 0x0 0 0x401f8284>; 2170 }; 2171 /omit-if-no-ref/ iomuxc_gpio_emc_33_flexpwm3_pwma2: IOMUXC_GPIO_EMC_33_FLEXPWM3_PWMA2 { 2172 pinmux = <0x401f8098 1 0x0 0 0x401f8288>; 2173 }; 2174 /omit-if-no-ref/ iomuxc_gpio_emc_33_gpio3_io19: IOMUXC_GPIO_EMC_33_GPIO3_IO19 { 2175 pinmux = <0x401f8098 5 0x0 0 0x401f8288>; 2176 }; 2177 /omit-if-no-ref/ iomuxc_gpio_emc_33_sai3_rx_data: IOMUXC_GPIO_EMC_33_SAI3_RX_DATA { 2178 pinmux = <0x401f8098 3 0x0 0 0x401f8288>; 2179 }; 2180 /omit-if-no-ref/ iomuxc_gpio_emc_33_semc_data11: IOMUXC_GPIO_EMC_33_SEMC_DATA11 { 2181 pinmux = <0x401f8098 0 0x0 0 0x401f8288>; 2182 }; 2183 /omit-if-no-ref/ iomuxc_gpio_emc_33_usdhc1_reset_b: IOMUXC_GPIO_EMC_33_USDHC1_RESET_B { 2184 pinmux = <0x401f8098 2 0x0 0 0x401f8288>; 2185 }; 2186 /omit-if-no-ref/ iomuxc_gpio_emc_34_flexpwm3_pwmb2: IOMUXC_GPIO_EMC_34_FLEXPWM3_PWMB2 { 2187 pinmux = <0x401f809c 1 0x0 0 0x401f828c>; 2188 }; 2189 /omit-if-no-ref/ iomuxc_gpio_emc_34_gpio3_io20: IOMUXC_GPIO_EMC_34_GPIO3_IO20 { 2190 pinmux = <0x401f809c 5 0x0 0 0x401f828c>; 2191 }; 2192 /omit-if-no-ref/ iomuxc_gpio_emc_34_sai3_rx_sync: IOMUXC_GPIO_EMC_34_SAI3_RX_SYNC { 2193 pinmux = <0x401f809c 3 0x0 0 0x401f828c>; 2194 }; 2195 /omit-if-no-ref/ iomuxc_gpio_emc_34_semc_data12: IOMUXC_GPIO_EMC_34_SEMC_DATA12 { 2196 pinmux = <0x401f809c 0 0x0 0 0x401f828c>; 2197 }; 2198 /omit-if-no-ref/ iomuxc_gpio_emc_34_usdhc1_vselect: IOMUXC_GPIO_EMC_34_USDHC1_VSELECT { 2199 pinmux = <0x401f809c 2 0x0 0 0x401f828c>; 2200 }; 2201 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpio3_io21: IOMUXC_GPIO_EMC_35_GPIO3_IO21 { 2202 pinmux = <0x401f80a0 5 0x0 0 0x401f8290>; 2203 }; 2204 /omit-if-no-ref/ iomuxc_gpio_emc_35_gpt1_compare1: IOMUXC_GPIO_EMC_35_GPT1_COMPARE1 { 2205 pinmux = <0x401f80a0 2 0x0 0 0x401f8290>; 2206 }; 2207 /omit-if-no-ref/ iomuxc_gpio_emc_35_sai3_rx_bclk: IOMUXC_GPIO_EMC_35_SAI3_RX_BCLK { 2208 pinmux = <0x401f80a0 3 0x0 0 0x401f8290>; 2209 }; 2210 /omit-if-no-ref/ iomuxc_gpio_emc_35_semc_data13: IOMUXC_GPIO_EMC_35_SEMC_DATA13 { 2211 pinmux = <0x401f80a0 0 0x0 0 0x401f8290>; 2212 }; 2213 /omit-if-no-ref/ iomuxc_gpio_emc_35_usdhc1_cd_b: IOMUXC_GPIO_EMC_35_USDHC1_CD_B { 2214 pinmux = <0x401f80a0 6 0x401f85d4 0 0x401f8290>; 2215 }; 2216 /omit-if-no-ref/ iomuxc_gpio_emc_35_xbar1_xbar_in18: IOMUXC_GPIO_EMC_35_XBAR1_XBAR_IN18 { 2217 pinmux = <0x401f80a0 1 0x401f8630 0 0x401f8290>; 2218 gpr = <0x400ac018 0x1e 0x0>; 2219 }; 2220 /omit-if-no-ref/ iomuxc_gpio_emc_35_xbar1_xbar_inout18: IOMUXC_GPIO_EMC_35_XBAR1_XBAR_INOUT18 { 2221 pinmux = <0x401f80a0 1 0x401f8630 0 0x401f8290>; 2222 gpr = <0x400ac018 0x1e 0x1>; 2223 }; 2224 /omit-if-no-ref/ iomuxc_gpio_emc_36_gpio3_io22: IOMUXC_GPIO_EMC_36_GPIO3_IO22 { 2225 pinmux = <0x401f80a4 5 0x0 0 0x401f8294>; 2226 }; 2227 /omit-if-no-ref/ iomuxc_gpio_emc_36_gpt1_compare2: IOMUXC_GPIO_EMC_36_GPT1_COMPARE2 { 2228 pinmux = <0x401f80a4 2 0x0 0 0x401f8294>; 2229 }; 2230 /omit-if-no-ref/ iomuxc_gpio_emc_36_sai3_tx_data: IOMUXC_GPIO_EMC_36_SAI3_TX_DATA { 2231 pinmux = <0x401f80a4 3 0x0 0 0x401f8294>; 2232 }; 2233 /omit-if-no-ref/ iomuxc_gpio_emc_36_semc_data14: IOMUXC_GPIO_EMC_36_SEMC_DATA14 { 2234 pinmux = <0x401f80a4 0 0x0 0 0x401f8294>; 2235 }; 2236 /omit-if-no-ref/ iomuxc_gpio_emc_36_usdhc1_wp: IOMUXC_GPIO_EMC_36_USDHC1_WP { 2237 pinmux = <0x401f80a4 6 0x401f85d8 1 0x401f8294>; 2238 }; 2239 /omit-if-no-ref/ iomuxc_gpio_emc_36_xbar1_xbar_in22: IOMUXC_GPIO_EMC_36_XBAR1_XBAR_IN22 { 2240 pinmux = <0x401f80a4 1 0x401f8638 0 0x401f8294>; 2241 }; 2242 /omit-if-no-ref/ iomuxc_gpio_emc_37_gpio3_io23: IOMUXC_GPIO_EMC_37_GPIO3_IO23 { 2243 pinmux = <0x401f80a8 5 0x0 0 0x401f8298>; 2244 }; 2245 /omit-if-no-ref/ iomuxc_gpio_emc_37_gpt1_compare3: IOMUXC_GPIO_EMC_37_GPT1_COMPARE3 { 2246 pinmux = <0x401f80a8 2 0x0 0 0x401f8298>; 2247 }; 2248 /omit-if-no-ref/ iomuxc_gpio_emc_37_sai3_mclk: IOMUXC_GPIO_EMC_37_SAI3_MCLK { 2249 pinmux = <0x401f80a8 3 0x0 0 0x401f8298>; 2250 }; 2251 /omit-if-no-ref/ iomuxc_gpio_emc_37_semc_data15: IOMUXC_GPIO_EMC_37_SEMC_DATA15 { 2252 pinmux = <0x401f80a8 0 0x0 0 0x401f8298>; 2253 }; 2254 /omit-if-no-ref/ iomuxc_gpio_emc_37_usdhc2_wp: IOMUXC_GPIO_EMC_37_USDHC2_WP { 2255 pinmux = <0x401f80a8 6 0x401f8608 0 0x401f8298>; 2256 }; 2257 /omit-if-no-ref/ iomuxc_gpio_emc_37_xbar1_xbar_in23: IOMUXC_GPIO_EMC_37_XBAR1_XBAR_IN23 { 2258 pinmux = <0x401f80a8 1 0x401f863c 0 0x401f8298>; 2259 }; 2260 /omit-if-no-ref/ iomuxc_gpio_emc_38_flexpwm1_pwma3: IOMUXC_GPIO_EMC_38_FLEXPWM1_PWMA3 { 2261 pinmux = <0x401f80ac 1 0x401f8454 2 0x401f829c>; 2262 }; 2263 /omit-if-no-ref/ iomuxc_gpio_emc_38_gpio3_io24: IOMUXC_GPIO_EMC_38_GPIO3_IO24 { 2264 pinmux = <0x401f80ac 5 0x0 0 0x401f829c>; 2265 }; 2266 /omit-if-no-ref/ iomuxc_gpio_emc_38_lpuart8_tx: IOMUXC_GPIO_EMC_38_LPUART8_TX { 2267 pinmux = <0x401f80ac 2 0x401f8564 2 0x401f829c>; 2268 }; 2269 /omit-if-no-ref/ iomuxc_gpio_emc_38_sai3_tx_bclk: IOMUXC_GPIO_EMC_38_SAI3_TX_BCLK { 2270 pinmux = <0x401f80ac 3 0x0 0 0x401f829c>; 2271 }; 2272 /omit-if-no-ref/ iomuxc_gpio_emc_38_semc_dm1: IOMUXC_GPIO_EMC_38_SEMC_DM1 { 2273 pinmux = <0x401f80ac 0 0x0 0 0x401f829c>; 2274 }; 2275 /omit-if-no-ref/ iomuxc_gpio_emc_38_usdhc2_vselect: IOMUXC_GPIO_EMC_38_USDHC2_VSELECT { 2276 pinmux = <0x401f80ac 6 0x0 0 0x401f829c>; 2277 }; 2278 /omit-if-no-ref/ iomuxc_gpio_emc_39_flexpwm1_pwmb3: IOMUXC_GPIO_EMC_39_FLEXPWM1_PWMB3 { 2279 pinmux = <0x401f80b0 1 0x401f8464 2 0x401f82a0>; 2280 }; 2281 /omit-if-no-ref/ iomuxc_gpio_emc_39_gpio3_io25: IOMUXC_GPIO_EMC_39_GPIO3_IO25 { 2282 pinmux = <0x401f80b0 5 0x0 0 0x401f82a0>; 2283 }; 2284 /omit-if-no-ref/ iomuxc_gpio_emc_39_lpuart8_rx: IOMUXC_GPIO_EMC_39_LPUART8_RX { 2285 pinmux = <0x401f80b0 2 0x401f8560 2 0x401f82a0>; 2286 }; 2287 /omit-if-no-ref/ iomuxc_gpio_emc_39_sai3_tx_sync: IOMUXC_GPIO_EMC_39_SAI3_TX_SYNC { 2288 pinmux = <0x401f80b0 3 0x0 0 0x401f82a0>; 2289 }; 2290 /omit-if-no-ref/ iomuxc_gpio_emc_39_semc_dqs: IOMUXC_GPIO_EMC_39_SEMC_DQS { 2291 pinmux = <0x401f80b0 0 0x0 0 0x401f82a0>; 2292 }; 2293 /omit-if-no-ref/ iomuxc_gpio_emc_39_usdhc2_cd_b: IOMUXC_GPIO_EMC_39_USDHC2_CD_B { 2294 pinmux = <0x401f80b0 6 0x401f85e0 1 0x401f82a0>; 2295 }; 2296 /omit-if-no-ref/ iomuxc_gpio_emc_39_wdog1_b: IOMUXC_GPIO_EMC_39_WDOG1_B { 2297 pinmux = <0x401f80b0 4 0x0 0 0x401f82a0>; 2298 }; 2299 /omit-if-no-ref/ iomuxc_gpio_emc_40_enet_mdc: IOMUXC_GPIO_EMC_40_ENET_MDC { 2300 pinmux = <0x401f80b4 4 0x0 0 0x401f82a4>; 2301 }; 2302 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpio3_io26: IOMUXC_GPIO_EMC_40_GPIO3_IO26 { 2303 pinmux = <0x401f80b4 5 0x0 0 0x401f82a4>; 2304 }; 2305 /omit-if-no-ref/ iomuxc_gpio_emc_40_gpt2_capture2: IOMUXC_GPIO_EMC_40_GPT2_CAPTURE2 { 2306 pinmux = <0x401f80b4 1 0x0 0 0x401f82a4>; 2307 }; 2308 /omit-if-no-ref/ iomuxc_gpio_emc_40_lpspi1_pcs2: IOMUXC_GPIO_EMC_40_LPSPI1_PCS2 { 2309 pinmux = <0x401f80b4 2 0x0 0 0x401f82a4>; 2310 }; 2311 /omit-if-no-ref/ iomuxc_gpio_emc_40_semc_rdy: IOMUXC_GPIO_EMC_40_SEMC_RDY { 2312 pinmux = <0x401f80b4 0 0x0 0 0x401f82a4>; 2313 }; 2314 /omit-if-no-ref/ iomuxc_gpio_emc_40_usb_otg2_oc: IOMUXC_GPIO_EMC_40_USB_OTG2_OC { 2315 pinmux = <0x401f80b4 3 0x401f85cc 1 0x401f82a4>; 2316 }; 2317 /omit-if-no-ref/ iomuxc_gpio_emc_40_usdhc2_reset_b: IOMUXC_GPIO_EMC_40_USDHC2_RESET_B { 2318 pinmux = <0x401f80b4 6 0x0 0 0x401f82a4>; 2319 }; 2320 /omit-if-no-ref/ iomuxc_gpio_emc_41_enet_mdio: IOMUXC_GPIO_EMC_41_ENET_MDIO { 2321 pinmux = <0x401f80b8 4 0x401f8430 1 0x401f82a8>; 2322 }; 2323 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpio3_io27: IOMUXC_GPIO_EMC_41_GPIO3_IO27 { 2324 pinmux = <0x401f80b8 5 0x0 0 0x401f82a8>; 2325 }; 2326 /omit-if-no-ref/ iomuxc_gpio_emc_41_gpt2_capture1: IOMUXC_GPIO_EMC_41_GPT2_CAPTURE1 { 2327 pinmux = <0x401f80b8 1 0x0 0 0x401f82a8>; 2328 }; 2329 /omit-if-no-ref/ iomuxc_gpio_emc_41_lpspi1_pcs3: IOMUXC_GPIO_EMC_41_LPSPI1_PCS3 { 2330 pinmux = <0x401f80b8 2 0x0 0 0x401f82a8>; 2331 }; 2332 /omit-if-no-ref/ iomuxc_gpio_emc_41_semc_csx0: IOMUXC_GPIO_EMC_41_SEMC_CSX0 { 2333 pinmux = <0x401f80b8 0 0x0 0 0x401f82a8>; 2334 }; 2335 /omit-if-no-ref/ iomuxc_gpio_emc_41_usb_otg2_pwr: IOMUXC_GPIO_EMC_41_USB_OTG2_PWR { 2336 pinmux = <0x401f80b8 3 0x0 0 0x401f82a8>; 2337 }; 2338 /omit-if-no-ref/ iomuxc_gpio_emc_41_usdhc1_vselect: IOMUXC_GPIO_EMC_41_USDHC1_VSELECT { 2339 pinmux = <0x401f80b8 6 0x0 0 0x401f82a8>; 2340 }; 2341 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexpwm1_pwma0: IOMUXC_GPIO_SD_B0_00_FLEXPWM1_PWMA0 { 2342 pinmux = <0x401f81bc 1 0x401f8458 1 0x401f83ac>; 2343 }; 2344 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B0_00_FLEXSPI_A_SS1_B { 2345 pinmux = <0x401f81bc 6 0x0 0 0x401f83ac>; 2346 }; 2347 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_gpio3_io12: IOMUXC_GPIO_SD_B0_00_GPIO3_IO12 { 2348 pinmux = <0x401f81bc 5 0x0 0 0x401f83ac>; 2349 }; 2350 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpi2c3_scl: IOMUXC_GPIO_SD_B0_00_LPI2C3_SCL { 2351 pinmux = <0x401f81bc 2 0x401f84dc 1 0x401f83ac>; 2352 }; 2353 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_lpspi1_sck: IOMUXC_GPIO_SD_B0_00_LPSPI1_SCK { 2354 pinmux = <0x401f81bc 4 0x401f84f0 1 0x401f83ac>; 2355 }; 2356 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_usdhc1_cmd: IOMUXC_GPIO_SD_B0_00_USDHC1_CMD { 2357 pinmux = <0x401f81bc 0 0x0 0 0x401f83ac>; 2358 }; 2359 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_in04: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_IN04 { 2360 pinmux = <0x401f81bc 3 0x401f8614 1 0x401f83ac>; 2361 gpr = <0x400ac018 0x10 0x0>; 2362 }; 2363 /omit-if-no-ref/ iomuxc_gpio_sd_b0_00_xbar1_xbar_inout04: IOMUXC_GPIO_SD_B0_00_XBAR1_XBAR_INOUT04 { 2364 pinmux = <0x401f81bc 3 0x401f8614 1 0x401f83ac>; 2365 gpr = <0x400ac018 0x10 0x1>; 2366 }; 2367 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexpwm1_pwmb0: IOMUXC_GPIO_SD_B0_01_FLEXPWM1_PWMB0 { 2368 pinmux = <0x401f81c0 1 0x401f8468 1 0x401f83b0>; 2369 }; 2370 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_flexspi_b_ss1_b: IOMUXC_GPIO_SD_B0_01_FLEXSPI_B_SS1_B { 2371 pinmux = <0x401f81c0 6 0x0 0 0x401f83b0>; 2372 }; 2373 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_gpio3_io13: IOMUXC_GPIO_SD_B0_01_GPIO3_IO13 { 2374 pinmux = <0x401f81c0 5 0x0 0 0x401f83b0>; 2375 }; 2376 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpi2c3_sda: IOMUXC_GPIO_SD_B0_01_LPI2C3_SDA { 2377 pinmux = <0x401f81c0 2 0x401f84e0 1 0x401f83b0>; 2378 }; 2379 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_lpspi1_pcs0: IOMUXC_GPIO_SD_B0_01_LPSPI1_PCS0 { 2380 pinmux = <0x401f81c0 4 0x401f84ec 0 0x401f83b0>; 2381 }; 2382 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_usdhc1_clk: IOMUXC_GPIO_SD_B0_01_USDHC1_CLK { 2383 pinmux = <0x401f81c0 0 0x0 0 0x401f83b0>; 2384 }; 2385 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_in05: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_IN05 { 2386 pinmux = <0x401f81c0 3 0x401f8618 1 0x401f83b0>; 2387 gpr = <0x400ac018 0x11 0x0>; 2388 }; 2389 /omit-if-no-ref/ iomuxc_gpio_sd_b0_01_xbar1_xbar_inout05: IOMUXC_GPIO_SD_B0_01_XBAR1_XBAR_INOUT05 { 2390 pinmux = <0x401f81c0 3 0x401f8618 1 0x401f83b0>; 2391 gpr = <0x400ac018 0x11 0x1>; 2392 }; 2393 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_flexpwm1_pwma1: IOMUXC_GPIO_SD_B0_02_FLEXPWM1_PWMA1 { 2394 pinmux = <0x401f81c4 1 0x401f845c 1 0x401f83b4>; 2395 }; 2396 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_gpio3_io14: IOMUXC_GPIO_SD_B0_02_GPIO3_IO14 { 2397 pinmux = <0x401f81c4 5 0x0 0 0x401f83b4>; 2398 }; 2399 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpspi1_sdo: IOMUXC_GPIO_SD_B0_02_LPSPI1_SDO { 2400 pinmux = <0x401f81c4 4 0x401f84f8 1 0x401f83b4>; 2401 }; 2402 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_lpuart8_cts_b: IOMUXC_GPIO_SD_B0_02_LPUART8_CTS_B { 2403 pinmux = <0x401f81c4 2 0x0 0 0x401f83b4>; 2404 }; 2405 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_usdhc1_data0: IOMUXC_GPIO_SD_B0_02_USDHC1_DATA0 { 2406 pinmux = <0x401f81c4 0 0x0 0 0x401f83b4>; 2407 }; 2408 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_in06: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_IN06 { 2409 pinmux = <0x401f81c4 3 0x401f861c 1 0x401f83b4>; 2410 gpr = <0x400ac018 0x12 0x0>; 2411 }; 2412 /omit-if-no-ref/ iomuxc_gpio_sd_b0_02_xbar1_xbar_inout06: IOMUXC_GPIO_SD_B0_02_XBAR1_XBAR_INOUT06 { 2413 pinmux = <0x401f81c4 3 0x401f861c 1 0x401f83b4>; 2414 gpr = <0x400ac018 0x12 0x1>; 2415 }; 2416 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_flexpwm1_pwmb1: IOMUXC_GPIO_SD_B0_03_FLEXPWM1_PWMB1 { 2417 pinmux = <0x401f81c8 1 0x401f846c 1 0x401f83b8>; 2418 }; 2419 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_gpio3_io15: IOMUXC_GPIO_SD_B0_03_GPIO3_IO15 { 2420 pinmux = <0x401f81c8 5 0x0 0 0x401f83b8>; 2421 }; 2422 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpspi1_sdi: IOMUXC_GPIO_SD_B0_03_LPSPI1_SDI { 2423 pinmux = <0x401f81c8 4 0x401f84f4 1 0x401f83b8>; 2424 }; 2425 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_lpuart8_rts_b: IOMUXC_GPIO_SD_B0_03_LPUART8_RTS_B { 2426 pinmux = <0x401f81c8 2 0x0 0 0x401f83b8>; 2427 }; 2428 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_usdhc1_data1: IOMUXC_GPIO_SD_B0_03_USDHC1_DATA1 { 2429 pinmux = <0x401f81c8 0 0x0 0 0x401f83b8>; 2430 }; 2431 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_xbar1_xbar_in07: IOMUXC_GPIO_SD_B0_03_XBAR1_XBAR_IN07 { 2432 pinmux = <0x401f81c8 3 0x401f8620 1 0x401f83b8>; 2433 gpr = <0x400ac018 0x13 0x0>; 2434 }; 2435 /omit-if-no-ref/ iomuxc_gpio_sd_b0_03_xbar1_xbar_inout07: IOMUXC_GPIO_SD_B0_03_XBAR1_XBAR_INOUT07 { 2436 pinmux = <0x401f81c8 3 0x401f8620 1 0x401f83b8>; 2437 gpr = <0x400ac018 0x13 0x1>; 2438 }; 2439 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_ccm_clko1: IOMUXC_GPIO_SD_B0_04_CCM_CLKO1 { 2440 pinmux = <0x401f81cc 6 0x0 0 0x401f83bc>; 2441 }; 2442 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexpwm1_pwma2: IOMUXC_GPIO_SD_B0_04_FLEXPWM1_PWMA2 { 2443 pinmux = <0x401f81cc 1 0x401f8460 1 0x401f83bc>; 2444 }; 2445 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B0_04_FLEXSPI_B_SS0_B { 2446 pinmux = <0x401f81cc 4 0x0 0 0x401f83bc>; 2447 }; 2448 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_gpio3_io16: IOMUXC_GPIO_SD_B0_04_GPIO3_IO16 { 2449 pinmux = <0x401f81cc 5 0x0 0 0x401f83bc>; 2450 }; 2451 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_lpuart8_tx: IOMUXC_GPIO_SD_B0_04_LPUART8_TX { 2452 pinmux = <0x401f81cc 2 0x401f8564 0 0x401f83bc>; 2453 }; 2454 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_usdhc1_data2: IOMUXC_GPIO_SD_B0_04_USDHC1_DATA2 { 2455 pinmux = <0x401f81cc 0 0x0 0 0x401f83bc>; 2456 }; 2457 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_xbar1_xbar_in08: IOMUXC_GPIO_SD_B0_04_XBAR1_XBAR_IN08 { 2458 pinmux = <0x401f81cc 3 0x401f8624 1 0x401f83bc>; 2459 gpr = <0x400ac018 0x14 0x0>; 2460 }; 2461 /omit-if-no-ref/ iomuxc_gpio_sd_b0_04_xbar1_xbar_inout08: IOMUXC_GPIO_SD_B0_04_XBAR1_XBAR_INOUT08 { 2462 pinmux = <0x401f81cc 3 0x401f8624 1 0x401f83bc>; 2463 gpr = <0x400ac018 0x14 0x1>; 2464 }; 2465 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_ccm_clko2: IOMUXC_GPIO_SD_B0_05_CCM_CLKO2 { 2466 pinmux = <0x401f81d0 6 0x0 0 0x401f83c0>; 2467 }; 2468 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexpwm1_pwmb2: IOMUXC_GPIO_SD_B0_05_FLEXPWM1_PWMB2 { 2469 pinmux = <0x401f81d0 1 0x401f8470 1 0x401f83c0>; 2470 }; 2471 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_flexspi_b_dqs: IOMUXC_GPIO_SD_B0_05_FLEXSPI_B_DQS { 2472 pinmux = <0x401f81d0 4 0x0 0 0x401f83c0>; 2473 }; 2474 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_gpio3_io17: IOMUXC_GPIO_SD_B0_05_GPIO3_IO17 { 2475 pinmux = <0x401f81d0 5 0x0 0 0x401f83c0>; 2476 }; 2477 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_lpuart8_rx: IOMUXC_GPIO_SD_B0_05_LPUART8_RX { 2478 pinmux = <0x401f81d0 2 0x401f8560 0 0x401f83c0>; 2479 }; 2480 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_usdhc1_data3: IOMUXC_GPIO_SD_B0_05_USDHC1_DATA3 { 2481 pinmux = <0x401f81d0 0 0x0 0 0x401f83c0>; 2482 }; 2483 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_xbar1_xbar_in09: IOMUXC_GPIO_SD_B0_05_XBAR1_XBAR_IN09 { 2484 pinmux = <0x401f81d0 3 0x401f8628 1 0x401f83c0>; 2485 gpr = <0x400ac018 0x15 0x0>; 2486 }; 2487 /omit-if-no-ref/ iomuxc_gpio_sd_b0_05_xbar1_xbar_inout09: IOMUXC_GPIO_SD_B0_05_XBAR1_XBAR_INOUT09 { 2488 pinmux = <0x401f81d0 3 0x401f8628 1 0x401f83c0>; 2489 gpr = <0x400ac018 0x15 0x1>; 2490 }; 2491 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexpwm1_pwma3: IOMUXC_GPIO_SD_B1_00_FLEXPWM1_PWMA3 { 2492 pinmux = <0x401f81d4 2 0x401f8454 0 0x401f83c4>; 2493 }; 2494 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_flexspi_b_data3: IOMUXC_GPIO_SD_B1_00_FLEXSPI_B_DATA3 { 2495 pinmux = <0x401f81d4 1 0x401f84c4 0 0x401f83c4>; 2496 }; 2497 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_gpio3_io00: IOMUXC_GPIO_SD_B1_00_GPIO3_IO00 { 2498 pinmux = <0x401f81d4 5 0x0 0 0x401f83c4>; 2499 }; 2500 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_lpuart4_tx: IOMUXC_GPIO_SD_B1_00_LPUART4_TX { 2501 pinmux = <0x401f81d4 4 0x401f8544 0 0x401f83c4>; 2502 }; 2503 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_sai1_tx_data3: IOMUXC_GPIO_SD_B1_00_SAI1_TX_DATA3 { 2504 pinmux = <0x401f81d4 3 0x401f8598 0 0x401f83c4>; 2505 }; 2506 /omit-if-no-ref/ iomuxc_gpio_sd_b1_00_usdhc2_data3: IOMUXC_GPIO_SD_B1_00_USDHC2_DATA3 { 2507 pinmux = <0x401f81d4 0 0x401f85f4 0 0x401f83c4>; 2508 }; 2509 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexpwm1_pwmb3: IOMUXC_GPIO_SD_B1_01_FLEXPWM1_PWMB3 { 2510 pinmux = <0x401f81d8 2 0x401f8464 0 0x401f83c8>; 2511 }; 2512 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_flexspi_b_data2: IOMUXC_GPIO_SD_B1_01_FLEXSPI_B_DATA2 { 2513 pinmux = <0x401f81d8 1 0x401f84c0 0 0x401f83c8>; 2514 }; 2515 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_gpio3_io01: IOMUXC_GPIO_SD_B1_01_GPIO3_IO01 { 2516 pinmux = <0x401f81d8 5 0x0 0 0x401f83c8>; 2517 }; 2518 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_lpuart4_rx: IOMUXC_GPIO_SD_B1_01_LPUART4_RX { 2519 pinmux = <0x401f81d8 4 0x401f8540 0 0x401f83c8>; 2520 }; 2521 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_sai1_tx_data2: IOMUXC_GPIO_SD_B1_01_SAI1_TX_DATA2 { 2522 pinmux = <0x401f81d8 3 0x401f859c 0 0x401f83c8>; 2523 }; 2524 /omit-if-no-ref/ iomuxc_gpio_sd_b1_01_usdhc2_data2: IOMUXC_GPIO_SD_B1_01_USDHC2_DATA2 { 2525 pinmux = <0x401f81d8 0 0x401f85f0 0 0x401f83c8>; 2526 }; 2527 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_ccm_wait: IOMUXC_GPIO_SD_B1_02_CCM_WAIT { 2528 pinmux = <0x401f81dc 6 0x0 0 0x401f83cc>; 2529 }; 2530 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexcan1_tx: IOMUXC_GPIO_SD_B1_02_FLEXCAN1_TX { 2531 pinmux = <0x401f81dc 4 0x0 0 0x401f83cc>; 2532 }; 2533 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexpwm2_pwma3: IOMUXC_GPIO_SD_B1_02_FLEXPWM2_PWMA3 { 2534 pinmux = <0x401f81dc 2 0x401f8474 0 0x401f83cc>; 2535 }; 2536 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_flexspi_b_data1: IOMUXC_GPIO_SD_B1_02_FLEXSPI_B_DATA1 { 2537 pinmux = <0x401f81dc 1 0x401f84bc 0 0x401f83cc>; 2538 }; 2539 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_gpio3_io02: IOMUXC_GPIO_SD_B1_02_GPIO3_IO02 { 2540 pinmux = <0x401f81dc 5 0x0 0 0x401f83cc>; 2541 }; 2542 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_sai1_tx_data1: IOMUXC_GPIO_SD_B1_02_SAI1_TX_DATA1 { 2543 pinmux = <0x401f81dc 3 0x401f85a0 0 0x401f83cc>; 2544 }; 2545 /omit-if-no-ref/ iomuxc_gpio_sd_b1_02_usdhc2_data1: IOMUXC_GPIO_SD_B1_02_USDHC2_DATA1 { 2546 pinmux = <0x401f81dc 0 0x401f85ec 0 0x401f83cc>; 2547 }; 2548 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_ccm_pmic_rdy: IOMUXC_GPIO_SD_B1_03_CCM_PMIC_RDY { 2549 pinmux = <0x401f81e0 6 0x401f83fc 0 0x401f83d0>; 2550 }; 2551 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexcan1_rx: IOMUXC_GPIO_SD_B1_03_FLEXCAN1_RX { 2552 pinmux = <0x401f81e0 4 0x401f844c 0 0x401f83d0>; 2553 }; 2554 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexpwm2_pwmb3: IOMUXC_GPIO_SD_B1_03_FLEXPWM2_PWMB3 { 2555 pinmux = <0x401f81e0 2 0x401f8484 0 0x401f83d0>; 2556 }; 2557 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_flexspi_b_data0: IOMUXC_GPIO_SD_B1_03_FLEXSPI_B_DATA0 { 2558 pinmux = <0x401f81e0 1 0x401f84b8 0 0x401f83d0>; 2559 }; 2560 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_gpio3_io03: IOMUXC_GPIO_SD_B1_03_GPIO3_IO03 { 2561 pinmux = <0x401f81e0 5 0x0 0 0x401f83d0>; 2562 }; 2563 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_sai1_mclk: IOMUXC_GPIO_SD_B1_03_SAI1_MCLK { 2564 pinmux = <0x401f81e0 3 0x401f858c 0 0x401f83d0>; 2565 }; 2566 /omit-if-no-ref/ iomuxc_gpio_sd_b1_03_usdhc2_data0: IOMUXC_GPIO_SD_B1_03_USDHC2_DATA0 { 2567 pinmux = <0x401f81e0 0 0x401f85e8 0 0x401f83d0>; 2568 }; 2569 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_ccm_stop: IOMUXC_GPIO_SD_B1_04_CCM_STOP { 2570 pinmux = <0x401f81e4 6 0x0 0 0x401f83d4>; 2571 }; 2572 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_a_ss1_b: IOMUXC_GPIO_SD_B1_04_FLEXSPI_A_SS1_B { 2573 pinmux = <0x401f81e4 4 0x0 0 0x401f83d4>; 2574 }; 2575 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_flexspi_b_sclk: IOMUXC_GPIO_SD_B1_04_FLEXSPI_B_SCLK { 2576 pinmux = <0x401f81e4 1 0x0 0 0x401f83d4>; 2577 }; 2578 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_gpio3_io04: IOMUXC_GPIO_SD_B1_04_GPIO3_IO04 { 2579 pinmux = <0x401f81e4 5 0x0 0 0x401f83d4>; 2580 }; 2581 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_lpi2c1_scl: IOMUXC_GPIO_SD_B1_04_LPI2C1_SCL { 2582 pinmux = <0x401f81e4 2 0x401f84cc 0 0x401f83d4>; 2583 }; 2584 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_sai1_rx_sync: IOMUXC_GPIO_SD_B1_04_SAI1_RX_SYNC { 2585 pinmux = <0x401f81e4 3 0x401f85a4 0 0x401f83d4>; 2586 }; 2587 /omit-if-no-ref/ iomuxc_gpio_sd_b1_04_usdhc2_clk: IOMUXC_GPIO_SD_B1_04_USDHC2_CLK { 2588 pinmux = <0x401f81e4 0 0x401f85dc 0 0x401f83d4>; 2589 }; 2590 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_a_dqs: IOMUXC_GPIO_SD_B1_05_FLEXSPI_A_DQS { 2591 pinmux = <0x401f81e8 1 0x401f84a4 0 0x401f83d8>; 2592 }; 2593 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_flexspi_b_ss0_b: IOMUXC_GPIO_SD_B1_05_FLEXSPI_B_SS0_B { 2594 pinmux = <0x401f81e8 4 0x0 0 0x401f83d8>; 2595 }; 2596 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_gpio3_io05: IOMUXC_GPIO_SD_B1_05_GPIO3_IO05 { 2597 pinmux = <0x401f81e8 5 0x0 0 0x401f83d8>; 2598 }; 2599 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_lpi2c1_sda: IOMUXC_GPIO_SD_B1_05_LPI2C1_SDA { 2600 pinmux = <0x401f81e8 2 0x401f84d0 0 0x401f83d8>; 2601 }; 2602 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_sai1_rx_bclk: IOMUXC_GPIO_SD_B1_05_SAI1_RX_BCLK { 2603 pinmux = <0x401f81e8 3 0x401f8590 0 0x401f83d8>; 2604 }; 2605 /omit-if-no-ref/ iomuxc_gpio_sd_b1_05_usdhc2_cmd: IOMUXC_GPIO_SD_B1_05_USDHC2_CMD { 2606 pinmux = <0x401f81e8 0 0x401f85e4 0 0x401f83d8>; 2607 }; 2608 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_flexspi_a_ss0_b: IOMUXC_GPIO_SD_B1_06_FLEXSPI_A_SS0_B { 2609 pinmux = <0x401f81ec 1 0x0 0 0x401f83dc>; 2610 }; 2611 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_gpio3_io06: IOMUXC_GPIO_SD_B1_06_GPIO3_IO06 { 2612 pinmux = <0x401f81ec 5 0x0 0 0x401f83dc>; 2613 }; 2614 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpspi2_pcs0: IOMUXC_GPIO_SD_B1_06_LPSPI2_PCS0 { 2615 pinmux = <0x401f81ec 4 0x401f84fc 0 0x401f83dc>; 2616 }; 2617 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_lpuart7_cts_b: IOMUXC_GPIO_SD_B1_06_LPUART7_CTS_B { 2618 pinmux = <0x401f81ec 2 0x0 0 0x401f83dc>; 2619 }; 2620 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_sai1_rx_data0: IOMUXC_GPIO_SD_B1_06_SAI1_RX_DATA0 { 2621 pinmux = <0x401f81ec 3 0x401f8594 0 0x401f83dc>; 2622 }; 2623 /omit-if-no-ref/ iomuxc_gpio_sd_b1_06_usdhc2_reset_b: IOMUXC_GPIO_SD_B1_06_USDHC2_RESET_B { 2624 pinmux = <0x401f81ec 0 0x0 0 0x401f83dc>; 2625 }; 2626 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_flexspi_a_sclk: IOMUXC_GPIO_SD_B1_07_FLEXSPI_A_SCLK { 2627 pinmux = <0x401f81f0 1 0x401f84c8 0 0x401f83e0>; 2628 }; 2629 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_gpio3_io07: IOMUXC_GPIO_SD_B1_07_GPIO3_IO07 { 2630 pinmux = <0x401f81f0 5 0x0 0 0x401f83e0>; 2631 }; 2632 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpspi2_sck: IOMUXC_GPIO_SD_B1_07_LPSPI2_SCK { 2633 pinmux = <0x401f81f0 4 0x401f8500 0 0x401f83e0>; 2634 }; 2635 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_lpuart7_rts_b: IOMUXC_GPIO_SD_B1_07_LPUART7_RTS_B { 2636 pinmux = <0x401f81f0 2 0x0 0 0x401f83e0>; 2637 }; 2638 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_sai1_tx_data0: IOMUXC_GPIO_SD_B1_07_SAI1_TX_DATA0 { 2639 pinmux = <0x401f81f0 3 0x0 0 0x401f83e0>; 2640 }; 2641 /omit-if-no-ref/ iomuxc_gpio_sd_b1_07_semc_csx1: IOMUXC_GPIO_SD_B1_07_SEMC_CSX1 { 2642 pinmux = <0x401f81f0 0 0x0 0 0x401f83e0>; 2643 }; 2644 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_flexspi_a_data0: IOMUXC_GPIO_SD_B1_08_FLEXSPI_A_DATA0 { 2645 pinmux = <0x401f81f4 1 0x401f84a8 0 0x401f83e4>; 2646 }; 2647 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_gpio3_io08: IOMUXC_GPIO_SD_B1_08_GPIO3_IO08 { 2648 pinmux = <0x401f81f4 5 0x0 0 0x401f83e4>; 2649 }; 2650 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpspi2_sdo: IOMUXC_GPIO_SD_B1_08_LPSPI2_SDO { 2651 pinmux = <0x401f81f4 4 0x401f8508 0 0x401f83e4>; 2652 }; 2653 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_lpuart7_tx: IOMUXC_GPIO_SD_B1_08_LPUART7_TX { 2654 pinmux = <0x401f81f4 2 0x401f855c 0 0x401f83e4>; 2655 }; 2656 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_sai1_tx_bclk: IOMUXC_GPIO_SD_B1_08_SAI1_TX_BCLK { 2657 pinmux = <0x401f81f4 3 0x401f85a8 0 0x401f83e4>; 2658 }; 2659 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_semc_csx2: IOMUXC_GPIO_SD_B1_08_SEMC_CSX2 { 2660 pinmux = <0x401f81f4 6 0x0 0 0x401f83e4>; 2661 }; 2662 /omit-if-no-ref/ iomuxc_gpio_sd_b1_08_usdhc2_data4: IOMUXC_GPIO_SD_B1_08_USDHC2_DATA4 { 2663 pinmux = <0x401f81f4 0 0x401f85f8 0 0x401f83e4>; 2664 }; 2665 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_flexspi_a_data1: IOMUXC_GPIO_SD_B1_09_FLEXSPI_A_DATA1 { 2666 pinmux = <0x401f81f8 1 0x401f84ac 0 0x401f83e8>; 2667 }; 2668 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_gpio3_io09: IOMUXC_GPIO_SD_B1_09_GPIO3_IO09 { 2669 pinmux = <0x401f81f8 5 0x0 0 0x401f83e8>; 2670 }; 2671 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpspi2_sdi: IOMUXC_GPIO_SD_B1_09_LPSPI2_SDI { 2672 pinmux = <0x401f81f8 4 0x401f8504 0 0x401f83e8>; 2673 }; 2674 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_lpuart7_rx: IOMUXC_GPIO_SD_B1_09_LPUART7_RX { 2675 pinmux = <0x401f81f8 2 0x401f8558 0 0x401f83e8>; 2676 }; 2677 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_sai1_tx_sync: IOMUXC_GPIO_SD_B1_09_SAI1_TX_SYNC { 2678 pinmux = <0x401f81f8 3 0x401f85ac 0 0x401f83e8>; 2679 }; 2680 /omit-if-no-ref/ iomuxc_gpio_sd_b1_09_usdhc2_data5: IOMUXC_GPIO_SD_B1_09_USDHC2_DATA5 { 2681 pinmux = <0x401f81f8 0 0x401f85fc 0 0x401f83e8>; 2682 }; 2683 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_flexspi_a_data2: IOMUXC_GPIO_SD_B1_10_FLEXSPI_A_DATA2 { 2684 pinmux = <0x401f81fc 1 0x401f84b0 0 0x401f83ec>; 2685 }; 2686 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_gpio3_io10: IOMUXC_GPIO_SD_B1_10_GPIO3_IO10 { 2687 pinmux = <0x401f81fc 5 0x0 0 0x401f83ec>; 2688 }; 2689 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpi2c2_sda: IOMUXC_GPIO_SD_B1_10_LPI2C2_SDA { 2690 pinmux = <0x401f81fc 3 0x401f84d8 0 0x401f83ec>; 2691 }; 2692 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpspi2_pcs2: IOMUXC_GPIO_SD_B1_10_LPSPI2_PCS2 { 2693 pinmux = <0x401f81fc 4 0x0 0 0x401f83ec>; 2694 }; 2695 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_lpuart2_rx: IOMUXC_GPIO_SD_B1_10_LPUART2_RX { 2696 pinmux = <0x401f81fc 2 0x401f852c 0 0x401f83ec>; 2697 }; 2698 /omit-if-no-ref/ iomuxc_gpio_sd_b1_10_usdhc2_data6: IOMUXC_GPIO_SD_B1_10_USDHC2_DATA6 { 2699 pinmux = <0x401f81fc 0 0x401f8600 0 0x401f83ec>; 2700 }; 2701 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_flexspi_a_data3: IOMUXC_GPIO_SD_B1_11_FLEXSPI_A_DATA3 { 2702 pinmux = <0x401f8200 1 0x401f84b4 0 0x401f83f0>; 2703 }; 2704 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_gpio3_io11: IOMUXC_GPIO_SD_B1_11_GPIO3_IO11 { 2705 pinmux = <0x401f8200 5 0x0 0 0x401f83f0>; 2706 }; 2707 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpi2c2_scl: IOMUXC_GPIO_SD_B1_11_LPI2C2_SCL { 2708 pinmux = <0x401f8200 3 0x401f84d4 0 0x401f83f0>; 2709 }; 2710 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpspi2_pcs3: IOMUXC_GPIO_SD_B1_11_LPSPI2_PCS3 { 2711 pinmux = <0x401f8200 4 0x0 0 0x401f83f0>; 2712 }; 2713 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_lpuart2_tx: IOMUXC_GPIO_SD_B1_11_LPUART2_TX { 2714 pinmux = <0x401f8200 2 0x401f8530 0 0x401f83f0>; 2715 }; 2716 /omit-if-no-ref/ iomuxc_gpio_sd_b1_11_usdhc2_data7: IOMUXC_GPIO_SD_B1_11_USDHC2_DATA7 { 2717 pinmux = <0x401f8200 0 0x401f8604 0 0x401f83f0>; 2718 }; 2719 /omit-if-no-ref/ iomuxc_snvs_onoff_src_reset_b: IOMUXC_SNVS_ONOFF_SRC_RESET_B { 2720 pinmux = <0x0 0 0x0 0 0x400a8014>; 2721 }; 2722 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_gpio5_io01: IOMUXC_SNVS_PMIC_ON_REQ_GPIO5_IO01 { 2723 pinmux = <0x400a8004 5 0x0 0 0x400a801c>; 2724 }; 2725 /omit-if-no-ref/ iomuxc_snvs_pmic_on_req_snvs_pmic_on_req: IOMUXC_SNVS_PMIC_ON_REQ_SNVS_PMIC_ON_REQ { 2726 pinmux = <0x400a8004 0 0x0 0 0x400a801c>; 2727 }; 2728 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_ccm_pmic_vstby_req: IOMUXC_SNVS_PMIC_STBY_REQ_CCM_PMIC_VSTBY_REQ { 2729 pinmux = <0x400a8008 0 0x0 0 0x400a8020>; 2730 }; 2731 /omit-if-no-ref/ iomuxc_snvs_pmic_stby_req_gpio5_io02: IOMUXC_SNVS_PMIC_STBY_REQ_GPIO5_IO02 { 2732 pinmux = <0x400a8008 5 0x0 0 0x400a8020>; 2733 }; 2734 /omit-if-no-ref/ iomuxc_snvs_por_b_src_por_b: IOMUXC_SNVS_POR_B_SRC_POR_B { 2735 pinmux = <0x0 0 0x0 0 0x400a8010>; 2736 }; 2737 /omit-if-no-ref/ iomuxc_snvs_test_mode_test_mode: IOMUXC_SNVS_TEST_MODE_TEST_MODE { 2738 pinmux = <0x0 0 0x0 0 0x400a800c>; 2739 }; 2740 /omit-if-no-ref/ iomuxc_snvs_wakeup_arm_nmi: IOMUXC_SNVS_WAKEUP_ARM_NMI { 2741 pinmux = <0x400a8000 7 0x401f8568 1 0x400a8018>; 2742 }; 2743 /omit-if-no-ref/ iomuxc_snvs_wakeup_gpio5_io00: IOMUXC_SNVS_WAKEUP_GPIO5_IO00 { 2744 pinmux = <0x400a8000 5 0x0 0 0x400a8018>; 2745 }; 2746}; 2747 2748
