1/*
2 * Copyright (c) 2022, NXP
3 *
4 * SPDX-License-Identifier: Apache-2.0
5 */
6#include <nxp/nxp_rt10xx.dtsi>
7
8&flexram {
9	flexram,num-ram-banks = <16>;
10	/* default fuse */
11	flexram,bank-spec = <FLEXRAM_OCRAM>,
12			     <FLEXRAM_OCRAM>,
13			     <FLEXRAM_OCRAM>,
14			     <FLEXRAM_OCRAM>,
15			     <FLEXRAM_DTCM>,
16			     <FLEXRAM_DTCM>,
17			     <FLEXRAM_ITCM>,
18			     <FLEXRAM_ITCM>,
19			     <FLEXRAM_ITCM>,
20			     <FLEXRAM_ITCM>,
21			     <FLEXRAM_DTCM>,
22			     <FLEXRAM_DTCM>,
23			     <FLEXRAM_OCRAM>,
24			     <FLEXRAM_OCRAM>,
25			     <FLEXRAM_OCRAM>,
26			     <FLEXRAM_OCRAM>;
27};
28
29&ccm {
30	arm-podf {
31		clock-div = <2>;
32	};
33
34	ipg-podf {
35		clock-div = <4>;
36	};
37};
38
39/ {
40	soc {
41		/* GPIOS 6-9 are not preset on RT1050 */
42		/delete-node/ gpio@42000000;
43		/delete-node/ gpio@42004000;
44		/delete-node/ gpio@42008000;
45		/delete-node/ gpio@4200c000;
46
47		flexio2: flexio@401b0000 {
48			compatible = "nxp,flexio";
49			reg = <0x401b0000 0x4000>;
50			status = "disabled";
51			interrupts = <91 0>;
52			clocks = <&ccm IMX_CCM_FLEXIO2_3_CLK 0 0>;
53		};
54	};
55};
56
57/*
58 * GPIO pinmux options. These options define the pinmux settings
59 * for GPIO ports on the package, so that the GPIO driver can
60 * select GPIO mux options during GPIO configuration.
61 */
62
63&gpio1{
64	pinmux = <&iomuxc_gpio_ad_b0_00_gpio1_io00>,
65		<&iomuxc_gpio_ad_b0_01_gpio1_io01>,
66		<&iomuxc_gpio_ad_b0_02_gpio1_io02>,
67		<&iomuxc_gpio_ad_b0_03_gpio1_io03>,
68		<&iomuxc_gpio_ad_b0_04_gpio1_io04>,
69		<&iomuxc_gpio_ad_b0_05_gpio1_io05>,
70		<&iomuxc_gpio_ad_b0_06_gpio1_io06>,
71		<&iomuxc_gpio_ad_b0_07_gpio1_io07>,
72		<&iomuxc_gpio_ad_b0_08_gpio1_io08>,
73		<&iomuxc_gpio_ad_b0_09_gpio1_io09>,
74		<&iomuxc_gpio_ad_b0_10_gpio1_io10>,
75		<&iomuxc_gpio_ad_b0_11_gpio1_io11>,
76		<&iomuxc_gpio_ad_b0_12_gpio1_io12>,
77		<&iomuxc_gpio_ad_b0_13_gpio1_io13>,
78		<&iomuxc_gpio_ad_b0_14_gpio1_io14>,
79		<&iomuxc_gpio_ad_b0_15_gpio1_io15>,
80		<&iomuxc_gpio_ad_b1_00_gpio1_io16>,
81		<&iomuxc_gpio_ad_b1_01_gpio1_io17>,
82		<&iomuxc_gpio_ad_b1_02_gpio1_io18>,
83		<&iomuxc_gpio_ad_b1_03_gpio1_io19>,
84		<&iomuxc_gpio_ad_b1_04_gpio1_io20>,
85		<&iomuxc_gpio_ad_b1_05_gpio1_io21>,
86		<&iomuxc_gpio_ad_b1_06_gpio1_io22>,
87		<&iomuxc_gpio_ad_b1_07_gpio1_io23>,
88		<&iomuxc_gpio_ad_b1_08_gpio1_io24>,
89		<&iomuxc_gpio_ad_b1_09_gpio1_io25>,
90		<&iomuxc_gpio_ad_b1_10_gpio1_io26>,
91		<&iomuxc_gpio_ad_b1_11_gpio1_io27>,
92		<&iomuxc_gpio_ad_b1_12_gpio1_io28>,
93		<&iomuxc_gpio_ad_b1_13_gpio1_io29>,
94		<&iomuxc_gpio_ad_b1_14_gpio1_io30>,
95		<&iomuxc_gpio_ad_b1_15_gpio1_io31>;
96};
97
98&gpio2{
99	pinmux = <&iomuxc_gpio_b0_00_gpio2_io00>,
100		<&iomuxc_gpio_b0_01_gpio2_io01>,
101		<&iomuxc_gpio_b0_02_gpio2_io02>,
102		<&iomuxc_gpio_b0_03_gpio2_io03>,
103		<&iomuxc_gpio_b0_04_gpio2_io04>,
104		<&iomuxc_gpio_b0_05_gpio2_io05>,
105		<&iomuxc_gpio_b0_06_gpio2_io06>,
106		<&iomuxc_gpio_b0_07_gpio2_io07>,
107		<&iomuxc_gpio_b0_08_gpio2_io08>,
108		<&iomuxc_gpio_b0_09_gpio2_io09>,
109		<&iomuxc_gpio_b0_10_gpio2_io10>,
110		<&iomuxc_gpio_b0_11_gpio2_io11>,
111		<&iomuxc_gpio_b0_12_gpio2_io12>,
112		<&iomuxc_gpio_b0_13_gpio2_io13>,
113		<&iomuxc_gpio_b0_14_gpio2_io14>,
114		<&iomuxc_gpio_b0_15_gpio2_io15>,
115		<&iomuxc_gpio_b1_00_gpio2_io16>,
116		<&iomuxc_gpio_b1_01_gpio2_io17>,
117		<&iomuxc_gpio_b1_02_gpio2_io18>,
118		<&iomuxc_gpio_b1_03_gpio2_io19>,
119		<&iomuxc_gpio_b1_04_gpio2_io20>,
120		<&iomuxc_gpio_b1_05_gpio2_io21>,
121		<&iomuxc_gpio_b1_06_gpio2_io22>,
122		<&iomuxc_gpio_b1_07_gpio2_io23>,
123		<&iomuxc_gpio_b1_08_gpio2_io24>,
124		<&iomuxc_gpio_b1_09_gpio2_io25>,
125		<&iomuxc_gpio_b1_10_gpio2_io26>,
126		<&iomuxc_gpio_b1_11_gpio2_io27>,
127		<&iomuxc_gpio_b1_12_gpio2_io28>,
128		<&iomuxc_gpio_b1_13_gpio2_io29>,
129		<&iomuxc_gpio_b1_14_gpio2_io30>,
130		<&iomuxc_gpio_b1_15_gpio2_io31>;
131};
132
133&gpio3{
134	pinmux = <&iomuxc_gpio_sd_b1_00_gpio3_io00>,
135		<&iomuxc_gpio_sd_b1_01_gpio3_io01>,
136		<&iomuxc_gpio_sd_b1_02_gpio3_io02>,
137		<&iomuxc_gpio_sd_b1_03_gpio3_io03>,
138		<&iomuxc_gpio_sd_b1_04_gpio3_io04>,
139		<&iomuxc_gpio_sd_b1_05_gpio3_io05>,
140		<&iomuxc_gpio_sd_b1_06_gpio3_io06>,
141		<&iomuxc_gpio_sd_b1_07_gpio3_io07>,
142		<&iomuxc_gpio_sd_b1_08_gpio3_io08>,
143		<&iomuxc_gpio_sd_b1_09_gpio3_io09>,
144		<&iomuxc_gpio_sd_b1_10_gpio3_io10>,
145		<&iomuxc_gpio_sd_b1_11_gpio3_io11>,
146		<&iomuxc_gpio_sd_b0_00_gpio3_io12>,
147		<&iomuxc_gpio_sd_b0_01_gpio3_io13>,
148		<&iomuxc_gpio_sd_b0_02_gpio3_io14>,
149		<&iomuxc_gpio_sd_b0_03_gpio3_io15>,
150		<&iomuxc_gpio_sd_b0_04_gpio3_io16>,
151		<&iomuxc_gpio_sd_b0_05_gpio3_io17>,
152		<&iomuxc_gpio_emc_32_gpio3_io18>,
153		<&iomuxc_gpio_emc_33_gpio3_io19>,
154		<&iomuxc_gpio_emc_34_gpio3_io20>,
155		<&iomuxc_gpio_emc_35_gpio3_io21>,
156		<&iomuxc_gpio_emc_36_gpio3_io22>,
157		<&iomuxc_gpio_emc_37_gpio3_io23>,
158		<&iomuxc_gpio_emc_38_gpio3_io24>,
159		<&iomuxc_gpio_emc_39_gpio3_io25>,
160		<&iomuxc_gpio_emc_40_gpio3_io26>,
161		<&iomuxc_gpio_emc_41_gpio3_io27>;
162};
163
164&gpio4{
165	pinmux = <&iomuxc_gpio_emc_00_gpio4_io00>,
166		<&iomuxc_gpio_emc_01_gpio4_io01>,
167		<&iomuxc_gpio_emc_02_gpio4_io02>,
168		<&iomuxc_gpio_emc_03_gpio4_io03>,
169		<&iomuxc_gpio_emc_04_gpio4_io04>,
170		<&iomuxc_gpio_emc_05_gpio4_io05>,
171		<&iomuxc_gpio_emc_06_gpio4_io06>,
172		<&iomuxc_gpio_emc_07_gpio4_io07>,
173		<&iomuxc_gpio_emc_08_gpio4_io08>,
174		<&iomuxc_gpio_emc_09_gpio4_io09>,
175		<&iomuxc_gpio_emc_10_gpio4_io10>,
176		<&iomuxc_gpio_emc_11_gpio4_io11>,
177		<&iomuxc_gpio_emc_12_gpio4_io12>,
178		<&iomuxc_gpio_emc_13_gpio4_io13>,
179		<&iomuxc_gpio_emc_14_gpio4_io14>,
180		<&iomuxc_gpio_emc_15_gpio4_io15>,
181		<&iomuxc_gpio_emc_16_gpio4_io16>,
182		<&iomuxc_gpio_emc_17_gpio4_io17>,
183		<&iomuxc_gpio_emc_18_gpio4_io18>,
184		<&iomuxc_gpio_emc_19_gpio4_io19>,
185		<&iomuxc_gpio_emc_20_gpio4_io20>,
186		<&iomuxc_gpio_emc_21_gpio4_io21>,
187		<&iomuxc_gpio_emc_22_gpio4_io22>,
188		<&iomuxc_gpio_emc_23_gpio4_io23>,
189		<&iomuxc_gpio_emc_24_gpio4_io24>,
190		<&iomuxc_gpio_emc_25_gpio4_io25>,
191		<&iomuxc_gpio_emc_26_gpio4_io26>,
192		<&iomuxc_gpio_emc_27_gpio4_io27>,
193		<&iomuxc_gpio_emc_28_gpio4_io28>,
194		<&iomuxc_gpio_emc_29_gpio4_io29>,
195		<&iomuxc_gpio_emc_30_gpio4_io30>,
196		<&iomuxc_gpio_emc_31_gpio4_io31>;
197};
198
199&gpio5{
200	pinmux = <&iomuxc_snvs_wakeup_gpio5_io00>,
201		<&iomuxc_snvs_pmic_on_req_gpio5_io01>,
202		<&iomuxc_snvs_pmic_stby_req_gpio5_io02>;
203};
204