Home
last modified time | relevance | path

Searched refs:GPIO_HWCFGR1_AFRH_RES_Pos (Results 1 – 24 of 24) sorted by relevance

/hal_stm32-latest/stm32cube/stm32mp1xx/soc/
Dstm32mp151dxx_ca7.h20119 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
20120 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
20122 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
20123 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
20124 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
20125 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
20126 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
20127 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
20128 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
20129 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp151fxx_cm4.h20282 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
20283 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
20285 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
20286 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
20287 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
20288 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
20289 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
20290 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
20291 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
20292 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp151axx_ca7.h20119 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
20120 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
20122 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
20123 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
20124 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
20125 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
20126 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
20127 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
20128 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
20129 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp151axx_cm4.h20085 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
20086 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
20088 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
20089 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
20090 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
20091 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
20092 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
20093 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
20094 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
20095 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp151dxx_cm4.h20085 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
20086 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
20088 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
20089 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
20090 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
20091 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
20092 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
20093 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
20094 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
20095 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp151cxx_ca7.h20316 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
20317 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
20319 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
20320 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
20321 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
20322 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
20323 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
20324 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
20325 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
20326 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp151cxx_cm4.h20282 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
20283 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
20285 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
20286 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
20287 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
20288 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
20289 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
20290 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
20291 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
20292 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp151fxx_ca7.h20316 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
20317 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
20319 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
20320 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
20321 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
20322 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
20323 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
20324 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
20325 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
20326 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp153axx_ca7.h21670 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
21671 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
21673 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
21674 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
21675 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
21676 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
21677 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
21678 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
21679 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
21680 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp153axx_cm4.h21636 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
21637 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
21639 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
21640 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
21641 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
21642 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
21643 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
21644 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
21645 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
21646 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp153cxx_ca7.h21867 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
21868 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
21870 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
21871 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
21872 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
21873 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
21874 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
21875 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
21876 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
21877 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp153cxx_cm4.h21833 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
21834 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
21836 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
21837 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
21838 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
21839 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
21840 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
21841 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
21842 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
21843 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp153dxx_ca7.h21670 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
21671 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
21673 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
21674 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
21675 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
21676 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
21677 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
21678 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
21679 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
21680 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp153dxx_cm4.h21636 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
21637 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
21639 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
21640 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
21641 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
21642 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
21643 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
21644 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
21645 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
21646 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp153fxx_ca7.h21867 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
21868 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
21870 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
21871 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
21872 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
21873 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
21874 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
21875 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
21876 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
21877 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp153fxx_cm4.h21833 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
21834 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
21836 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
21837 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
21838 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
21839 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
21840 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
21841 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
21842 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
21843 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp157axx_ca7.h22893 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
22894 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
22896 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
22897 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
22898 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
22899 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
22900 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
22901 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
22902 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
22903 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp157axx_cm4.h22859 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
22860 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
22862 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
22863 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
22864 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
22865 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
22866 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
22867 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
22868 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
22869 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp157cxx_ca7.h23090 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
23091 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
23093 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
23094 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
23095 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
23096 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
23097 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
23098 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
23099 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
23100 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp157cxx_cm4.h23056 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
23057 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
23059 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
23060 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
23061 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
23062 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
23063 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
23064 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
23065 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
23066 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp157dxx_ca7.h22893 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
22894 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
22896 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
22897 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
22898 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
22899 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
22900 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
22901 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
22902 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
22903 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp157dxx_cm4.h22859 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
22860 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
22862 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
22863 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
22864 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
22865 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
22866 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
22867 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
22868 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
22869 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp157fxx_ca7.h23090 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
23091 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
23093 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
23094 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
23095 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
23096 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
23097 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
23098 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
23099 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
23100 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]
Dstm32mp157fxx_cm4.h23056 #define GPIO_HWCFGR1_AFRH_RES_Pos (0U) macro
23057 #define GPIO_HWCFGR1_AFRH_RES_Msk (0xFFFFFFFFUL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0xFFFFFFFF */
23059 #define GPIO_HWCFGR1_AFRH_RES_0 (0x1UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000001 */
23060 #define GPIO_HWCFGR1_AFRH_RES_1 (0x2UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000002 */
23061 #define GPIO_HWCFGR1_AFRH_RES_2 (0x4UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000004 */
23062 #define GPIO_HWCFGR1_AFRH_RES_3 (0x8UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000008 */
23063 #define GPIO_HWCFGR1_AFRH_RES_4 (0x10UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000010 */
23064 #define GPIO_HWCFGR1_AFRH_RES_5 (0x20UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000020 */
23065 #define GPIO_HWCFGR1_AFRH_RES_6 (0x40UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000040 */
23066 #define GPIO_HWCFGR1_AFRH_RES_7 (0x80UL << GPIO_HWCFGR1_AFRH_RES_Pos) /*!< 0x00000080 */
[all …]