Home
last modified time | relevance | path

Searched refs:XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK (Results 1 – 12 of 12) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1011/
DMIMXRT1011.h35859 #define XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK (0x2U) macro
35861 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_SHIFT)) & XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1015/
DMIMXRT1015.h38949 #define XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK (0x2U) macro
38951 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_SHIFT)) & XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1024/
DMIMXRT1024.h46023 #define XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK (0x2U) macro
46025 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_SHIFT)) & XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1021/
DMIMXRT1021.h46044 #define XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK (0x2U) macro
46046 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_SHIFT)) & XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1051/
DMIMXRT1051.h48142 #define XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK (0x2U) macro
48144 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_SHIFT)) & XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1041/
DMIMXRT1041.h49111 #define XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK (0x2U) macro
49113 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_SHIFT)) & XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1052/
DMIMXRT1052.h52408 #define XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK (0x2U) macro
52410 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_SHIFT)) & XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1042/
DMIMXRT1042.h52521 #define XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK (0x2U) macro
52523 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_SHIFT)) & XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1061/
DMIMXRT1061.h50502 #define XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK (0x2U) macro
50504 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_SHIFT)) & XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1064/
DMIMXRT1064.h54632 #define XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK (0x2U) macro
54634 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_SHIFT)) & XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT1062/
DMIMXRT1062.h54696 #define XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK (0x2U) macro
54698 …int32_t)(x)) << XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_SHIFT)) & XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK)
/hal_nxp-latest/imx/devices/MCIMX6X/
DMCIMX6X_M4.h40107 #define XTALOSC24M_OSC_CONFIG0_CLR_ENABLE_MASK 0x2u macro