Home
last modified time | relevance | path

Searched refs:DMA_COMMON_ENABLECLR_CLR7_MASK (Results 1 – 9 of 9) sorted by relevance

/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT595S/
DMIMXRT595S_dsp.h8004 #define DMA_COMMON_ENABLECLR_CLR7_MASK (0x80U) macro
8010 …(((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR7_SHIFT)) & DMA_COMMON_ENABLECLR_CLR7_MASK)
DMIMXRT595S_cm33.h14390 #define DMA_COMMON_ENABLECLR_CLR7_MASK (0x80U) macro
14396 …(((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR7_SHIFT)) & DMA_COMMON_ENABLECLR_CLR7_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5536/
DLPC5536.h7009 #define DMA_COMMON_ENABLECLR_CLR7_MASK (0x80U) macro
7015 …(((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR7_SHIFT)) & DMA_COMMON_ENABLECLR_CLR7_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC5534/
DLPC5534.h7009 #define DMA_COMMON_ENABLECLR_CLR7_MASK (0x80U) macro
7015 …(((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR7_SHIFT)) & DMA_COMMON_ENABLECLR_CLR7_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT533S/
DMIMXRT533S.h14386 #define DMA_COMMON_ENABLECLR_CLR7_MASK (0x80U) macro
14392 …(((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR7_SHIFT)) & DMA_COMMON_ENABLECLR_CLR7_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/MIMXRT555S/
DMIMXRT555S.h14389 #define DMA_COMMON_ENABLECLR_CLR7_MASK (0x80U) macro
14395 …(((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR7_SHIFT)) & DMA_COMMON_ENABLECLR_CLR7_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/LPC55S36/
DLPC55S36.h7008 #define DMA_COMMON_ENABLECLR_CLR7_MASK (0x80U) macro
7014 …(((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR7_SHIFT)) & DMA_COMMON_ENABLECLR_CLR7_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/RW610/
DRW610.h24267 #define DMA_COMMON_ENABLECLR_CLR7_MASK (0x80U) macro
24273 …(((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR7_SHIFT)) & DMA_COMMON_ENABLECLR_CLR7_MASK)
/hal_nxp-latest/mcux/mcux-sdk/devices/RW612/
DRW612.h24267 #define DMA_COMMON_ENABLECLR_CLR7_MASK (0x80U) macro
24273 …(((uint32_t)(((uint32_t)(x)) << DMA_COMMON_ENABLECLR_CLR7_SHIFT)) & DMA_COMMON_ENABLECLR_CLR7_MASK)