Searched refs:eMIOS_CH_UC_UC_COUNT (Results 1 – 4 of 4) sorted by relevance
113 …hState) static Emios_Ip_ChStateType Emios_Ip_axChState[eMIOS_INSTANCE_COUNT][eMIOS_CH_UC_UC_COUNT];123 static uint32 Emios_Ip_ChPeriodMasterBus[eMIOS_INSTANCE_COUNT][eMIOS_CH_UC_UC_COUNT];132 static uint16 Emios_Ip_ChPeriodMasterBus[eMIOS_INSTANCE_COUNT][eMIOS_CH_UC_UC_COUNT];267 DevAssert(HwChannel < eMIOS_CH_UC_UC_COUNT); in Emios_Mcl_Ip_EnableChannel()279 DevAssert(HwChannel < eMIOS_CH_UC_UC_COUNT); in Emios_Mcl_Ip_DisableChannel()337 for (CurrentChannel = 0; CurrentChannel < eMIOS_CH_UC_UC_COUNT; CurrentChannel++) in Emios_Mcl_Ip_Deinit()376 DevAssert(HwChannel < eMIOS_CH_UC_UC_COUNT); in Emios_Mcl_Ip_SetReloadInterval()389 DevAssert(HwChannel < eMIOS_CH_UC_UC_COUNT); in Emios_Mcl_Ip_ValidateChannel()410 DevAssert(HwChannel < eMIOS_CH_UC_UC_COUNT); in Emios_Mcl_Ip_SetCounterBusPeriod()444 DevAssert(Channel < eMIOS_CH_UC_UC_COUNT); in Emios_Mcl_Ip_GetCounterBusPeriod()
115 #define EMIOS_PWM_IP_CHANNEL_COUNT (eMIOS_CH_UC_UC_COUNT)
72 #define eMIOS_CH_UC_UC_COUNT 24u macro91 } UC[eMIOS_CH_UC_UC_COUNT];
72 #define eMIOS_CH_UC_UC_COUNT 32u macro91 } UC[eMIOS_CH_UC_UC_COUNT];