Home
last modified time | relevance | path

Searched refs:XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK (Results 1 – 10 of 10) sorted by relevance

/hal_nxp-2.7.6/mcux/devices/MIMXRT1011/
DMIMXRT1011.h31319 #define XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK (0x10000U) macro
31321 …t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1015/
DMIMXRT1015.h34248 #define XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK (0x10000U) macro
34250 …t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1021/
DMIMXRT1021.h46476 #define XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK (0x10000U) macro
46478 …t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1024/
DMIMXRT1024.h46458 #define XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK (0x10000U) macro
46460 …t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1051/
DMIMXRT1051.h42508 #define XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK (0x10000U) macro
42510 …t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1052/
DMIMXRT1052.h52410 #define XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK (0x10000U) macro
52412 …t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1061/
DMIMXRT1061.h44916 #define XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK (0x10000U) macro
44918 …t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1062/
DMIMXRT1062.h55069 #define XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK (0x10000U) macro
55071 …t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK)
/hal_nxp-2.7.6/mcux/devices/MIMXRT1064/
DMIMXRT1064.h54995 #define XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK (0x10000U) macro
54997 …t)(x)) << XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_SHIFT)) & XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK)
/hal_nxp-2.7.6/imx/devices/MCIMX6X/
DMCIMX6X_M4.h40198 #define XTALOSC24M_OSC_CONFIG2_CLR_ENABLE_1M_MASK 0x10000u macro