Searched refs:DR_REG_IO_MUX_BASE (Results 1 – 13 of 13) sorted by relevance
102 #define PIN_CTRL (DR_REG_IO_MUX_BASE +0x00)116 #define PERIPHS_IO_MUX_GPIO0_U (DR_REG_IO_MUX_BASE +0x44)123 #define PERIPHS_IO_MUX_U0TXD_U (DR_REG_IO_MUX_BASE +0x88)130 #define PERIPHS_IO_MUX_GPIO2_U (DR_REG_IO_MUX_BASE +0x40)138 #define PERIPHS_IO_MUX_U0RXD_U (DR_REG_IO_MUX_BASE +0x84)144 #define PERIPHS_IO_MUX_GPIO4_U (DR_REG_IO_MUX_BASE +0x48)153 #define PERIPHS_IO_MUX_GPIO5_U (DR_REG_IO_MUX_BASE +0x6c)161 #define PERIPHS_IO_MUX_SD_CLK_U (DR_REG_IO_MUX_BASE +0x60)169 #define PERIPHS_IO_MUX_SD_DATA0_U (DR_REG_IO_MUX_BASE +0x64)177 #define PERIPHS_IO_MUX_SD_DATA1_U (DR_REG_IO_MUX_BASE +0x68)[all …]
50 #define DR_REG_IO_MUX_BASE 0x3ff49000 macro
49 #define DR_REG_IO_MUX_BASE 0x60009000 macro
145 #define REG_IO_MUX_BASE DR_REG_IO_MUX_BASE
59 #define DR_REG_IO_MUX_BASE 0x60009000 macro
43 #define DR_REG_IO_MUX_BASE 0x60009000 macro
171 #define REG_IO_MUX_BASE DR_REG_IO_MUX_BASE
57 #define DR_REG_IO_MUX_BASE 0x3f409000 macro
165 #define REG_IO_MUX_BASE DR_REG_IO_MUX_BASE
300 } else if (reg < DR_REG_IO_MUX_BASE) { in SOC_REG_TO_ULP_PERIPH_SEL()
299 } else if (reg < DR_REG_IO_MUX_BASE){ in SOC_REG_TO_ULP_PERIPH_SEL()
333 } else if (reg < DR_REG_IO_MUX_BASE){ in SOC_REG_TO_ULP_PERIPH_SEL()