Searched refs:PLAT_GICR_BASE (Results 1 – 12 of 12) sorted by relevance
38 .gicr_base = PLAT_GICR_BASE,61 unsigned int val = mmio_read_32(PLAT_GICR_BASE + GICR_WAKER); in plat_gicr_exit_sleep()70 mmio_write_32(PLAT_GICR_BASE + GICR_WAKER, val & ~WAKER_SL_BIT); in plat_gicr_exit_sleep()72 while ((mmio_read_32(PLAT_GICR_BASE + GICR_WAKER) & WAKER_QSC_BIT) != 0U) in plat_gicr_exit_sleep()
103 #define PLAT_GICR_BASE (PLAT_GIC_BASE + 0x60000) macro105 #define PLAT_INTEL_SOCFPGA_GICR_BASE PLAT_GICR_BASE
84 #define PLAT_GICR_BASE 0 macro
40 #define PLAT_GICR_BASE 0x51b00000 macro
85 #define PLAT_GICR_BASE 0 macro
39 #define PLAT_GICR_BASE 0x51b00000 macro
86 #define PLAT_GICR_BASE 0 macro
41 #define PLAT_GICR_BASE U(0x48040000) macro
46 #define PLAT_GICR_BASE U(0x38880000) macro
70 #define PLAT_GICR_BASE U(0x38880000) macro
54 #define PLAT_GICR_BASE U(0x38880000) macro
72 #define PLAT_GICR_BASE U(0x38880000) macro
